MSOP-10 · 10P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (10/10)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | — | I/O | Multiplex-I/O- & Peripherie-Pin — (General) |
| 2 | V IN2 | I/O | Multiplex-I/O- & Peripherie-Pin V IN2 (General) |
| 3 | V OUT2 | I/O | Multiplex-I/O- & Peripherie-Pin V OUT2 (General) |
| 4 | PG | I/O | Multiplex-I/O- & Peripherie-Pin PG (General) |
| 5 | A GND | GND | Masseanschluss (A GND) |
| 6 | V /V FB OUT1 | I/O | Multiplex-I/O- & Peripherie-Pin V /V FB OUT1 (General) |
| 7 | — | I/O | Multiplex-I/O- & Peripherie-Pin — (General) |
| 8 | V IN1 | I/O | Multiplex-I/O- & Peripherie-Pin V IN1 (General) |
| 9 | L X | I/O | Multiplex-I/O- & Peripherie-Pin L X (General) |
| 10 | P GND | GND | Masseanschluss (P GND) |
PIN 1 —
I/OMultiplex-I/O- & Peripherie-Pin — (General)
Designhinweis: ActiveLowShutdownInputbothBuckRegulatorOutputandLDOOutput . Initiatessequencingupanddown
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Zeichnungsgalerie (6 Standardzeichnungen + 14 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (10 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
MSOP-10 · 3.00×3.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (10 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (14 Abb. · Seite 1/2)
Zeige 1–12 von 14 unbeschnittenen Originalzeichnungen für TC1304 / TC1303
P27 · p27_fig01EXAKTES GEHÄUSE
P27 · p27_fig02EXAKTES GEHÄUSE
P2 · p02_fig011157×602px
P2 · p02_fig021160×493px
P2 · p02_fig031459×497px
P5 · p05_fig011530×636px
P5 · p05_fig021663×702px
P5 · p05_fig031463×679px
P5 · p05_fig01P5
P26 · p26_fig011778×1906px
P27 · p27_fig01P27
P29 · p29_fig011779×1498px
Seite 1 / 2 (14 extrahierte Abbildungen)
Elektrische Spezifikationen & Bauteildetails (TC1304-VI0EUNTR)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:TC1304-VI0EUNTR (MSOP-10) ist ein 10-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 1.10 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 8V to 4.5V Versorgungsspannung, -40°C to +125°C Temperaturbereich und USB, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
8V to 4.5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to +125°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
2.0 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
65 µA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 1.10 mm (A1=0.08 mm)
Gehäusefamilie: TSSOP (MSOP-10)
Pinanzahl & RastermaßN / e
10 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol10 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint10 Pads · Raster 0.50mm
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — TC1304 / TC1303 (2)
MSOP-10 · 10P
Mechanische Abmessungen & Land Pattern (MSOP-10)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.10mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 1.25 mm
Pins / Gesamt-PadsTopology
10P / 10Pad (DUAL_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Per application circuit MSOP-10 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — TC1304-VI0EUNTR (MSOP-10)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des TC1304-VI0EUNTR (MSOP-10)?
Das Bauteil TC1304-VI0EUNTR von MICROCHIP im MSOP-10-Gehäuse besitzt 10 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 8V to 4.5V. Wichtige Pins: 1 (—: Multiplex-I/O- & Peripherie-Pin — (General)), 2 (V IN2: Multiplex-I/O- & Peripherie-Pin V IN2 (General)), 3 (V OUT2: Multiplex-I/O- & Peripherie-Pin V OUT2 (General)), 4 (PG: Multiplex-I/O- & Peripherie-Pin PG (General)), 5 (A GND: Masseanschluss (A GND)), 6 (V /V FB OUT1: Multiplex-I/O- & Peripherie-Pin V /V FB OUT1 (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der TC1304-VI0EUNTR?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des TC1304-VI0EUNTR (MSOP-10) 3.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 10 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für TC1304-VI0EUNTR heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für TC1304-VI0EUNTR (MICROCHIP, MSOP-10) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (10 Pins) & TC1304 / TC1303 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | — | Digital_IO | Signalanschluss — (Richtung: I/O, Spannungsbereich: 8V to 4.5V). Alternative Multiplex-Funktionen: —. Unterstützte Bus-Schnittstellen: General. |
| 2 | V IN2 | Digital_IO | Signalanschluss V IN2 (Richtung: I/O, Spannungsbereich: 8V to 4.5V). Alternative Multiplex-Funktionen: V IN2. Unterstützte Bus-Schnittstellen: General. |
| 3 | V OUT2 | Digital_IO | Signalanschluss V OUT2 (Richtung: I/O, Spannungsbereich: 8V to 4.5V). Alternative Multiplex-Funktionen: V OUT2. Unterstützte Bus-Schnittstellen: General. |
| 4 | PG | Digital_IO | Signalanschluss PG (Richtung: I/O, Spannungsbereich: 8V to 4.5V). Alternative Multiplex-Funktionen: PG. Unterstützte Bus-Schnittstellen: General. |
| 5 | A GND | GND | Elektrischer 0V-Masserückführungsanschluss (A GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 6 | V /V FB OUT1 | Digital_IO | Signalanschluss V /V FB OUT1 (Richtung: I/O, Spannungsbereich: 8V to 4.5V). Alternative Multiplex-Funktionen: V /V FB OUT1. Unterstützte Bus-Schnittstellen: General. |
| 7 | — | Digital_IO | Signalanschluss — (Richtung: I/O, Spannungsbereich: 8V to 4.5V). Alternative Multiplex-Funktionen: —. Unterstützte Bus-Schnittstellen: General. |
| 8 | V IN1 | Digital_IO | Signalanschluss V IN1 (Richtung: I/O, Spannungsbereich: 8V to 4.5V). Alternative Multiplex-Funktionen: V IN1. Unterstützte Bus-Schnittstellen: General. |
| 9 | L X | Digital_IO | Signalanschluss L X (Richtung: I/O, Spannungsbereich: 8V to 4.5V). Alternative Multiplex-Funktionen: L X. Unterstützte Bus-Schnittstellen: General. |
| 10 | P GND | GND | Elektrischer 0V-Masserückführungsanschluss (P GND) für Kernlogik, I/O-Treiber und Analogblöcke. |