ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5) — Symbol, Footprint IPC-7351B & 3D STEP Model

C1338386

SemiconductorUFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5 · 33 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5)1VDD2PC14-OSC32_I3PC15-OSC32_O4NRST5VDDA6PA07PA18PA29PA310PA411PA512PA613PA714PB015PB116PB217VDD33EP32PB831BOOT030PB729PB628PB527PB426PB325PA1524PA1423PA1322PA1221PA1120PA1019PA918PA8Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.227.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 5.00mm × 5.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (33/33)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
2PC14-OSC32_INI/OMultiplex-I/O- & Peripherie-Pin PC14-OSC32_IN (RTC/CLK)
3PC15-OSC32_OUTI/OMultiplex-I/O- & Peripherie-Pin PC15-OSC32_OUT (RTC/CLK)
4NRSTISystemfreigabe & Hardware-Reset (NRST)
5VDDAPowerVersorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)
6PA0I/OMultiplex-I/O- & Peripherie-Pin PA0 (General)
7PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (General)
8PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (General)
9PA3I/OMultiplex-I/O- & Peripherie-Pin PA3 (General)
10PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (General)
11PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (General)
12PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (General)
13PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (General)
14PB0I/OMultiplex-I/O- & Peripherie-Pin PB0 (General)
15PB1I/OMultiplex-I/O- & Peripherie-Pin PB1 (General)
16PB2I/OMultiplex-I/O- & Peripherie-Pin PB2 (General)
17VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
18PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (General)
19PA9I/OMultiplex-I/O- & Peripherie-Pin PA9 (General)
20PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (General)
21PA11I/OMultiplex-I/O- & Peripherie-Pin PA11 (General)
22PA12I/OMultiplex-I/O- & Peripherie-Pin PA12 (General)
23PA13I/OMultiplex-I/O- & Peripherie-Pin PA13 (General)
24PA14I/OMultiplex-I/O- & Peripherie-Pin PA14 (General)
25PA15I/OMultiplex-I/O- & Peripherie-Pin PA15 (General)
26PB3I/OMultiplex-I/O- & Peripherie-Pin PB3 (General)
27PB4I/OMultiplex-I/O- & Peripherie-Pin PB4 (General)
28PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (General)
29PB6I/OMultiplex-I/O- & Peripherie-Pin PB6 (General)
30PB7I/OMultiplex-I/O- & Peripherie-Pin PB7 (General)
31BOOT0IReiner Eingangs-Pin BOOT0 (General)
32PB8I/OMultiplex-I/O- & Peripherie-Pin PB8 (General)
33EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 VDD
Power
Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
Designhinweis: Primary positive power supply input (VDD) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: C1338386 (Semiconductor · UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (33 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5) - 4. Gehäuseabmessungen (D×E×A)
UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5 · 5.00×5.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (33 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›

Elektrische Spezifikationen & Bauteildetails (C1338386)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5) ist ein 32-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.00 × 5.00 × 0.60 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.60 mm (A1=0.03 mm)
Gehäusefamilie: QFN (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5)
Pinanzahl & RastermaßN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol33 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint33 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 3.50×3.50mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.60mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.75 mm
Pins / Gesamt-PadsTopology
33P / 33Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5)?

Das Bauteil C1338386 von Semiconductor im UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5-Gehäuse besitzt 33 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)), 2 (PC14-OSC32_IN: Multiplex-I/O- & Peripherie-Pin PC14-OSC32_IN (RTC/CLK)), 3 (PC15-OSC32_OUT: Multiplex-I/O- & Peripherie-Pin PC15-OSC32_OUT (RTC/CLK)), 4 (NRST: Systemfreigabe & Hardware-Reset (NRST)), 5 (VDDA: Versorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)), 6 (PA0: Multiplex-I/O- & Peripherie-Pin PA0 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der C1338386?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des C1338386 (UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5) 5.00 × 5.00 mm bei einem Pitch e = 0.50 mm und 33 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.50 × 3.50 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für C1338386 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für C1338386 (Semiconductor, UFQFPN-32_L5.0-W5.0-P0.50-TL-EP3.5) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (33 Pins) & STM32L062 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
2PC14-OSC32_INDigital_IOSignalanschluss PC14-OSC32_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC14-OSC32_IN. Unterstützte Bus-Schnittstellen: RTC/CLK.
3PC15-OSC32_OUTDigital_IOSignalanschluss PC15-OSC32_OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC15-OSC32_OUT. Unterstützte Bus-Schnittstellen: RTC/CLK.
4NRSTDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (NRST): Low-Pegel setzt Prozessorkern und Peripherie zurück.
5VDDAPower_InPositiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
6PA0Digital_IOSignalanschluss PA0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA0. Unterstützte Bus-Schnittstellen: General.
7PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: General.
8PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: General.
9PA3Digital_IOSignalanschluss PA3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA3. Unterstützte Bus-Schnittstellen: General.
10PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4. Unterstützte Bus-Schnittstellen: General.
11PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5. Unterstützte Bus-Schnittstellen: General.
12PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: General.
13PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: General.
14PB0Digital_IOSignalanschluss PB0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB0. Unterstützte Bus-Schnittstellen: General.
15PB1Digital_IOSignalanschluss PB1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB1. Unterstützte Bus-Schnittstellen: General.
16PB2Digital_IOSignalanschluss PB2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB2. Unterstützte Bus-Schnittstellen: General.
17VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
18PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA8. Unterstützte Bus-Schnittstellen: General.
19PA9Digital_IOSignalanschluss PA9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA9. Unterstützte Bus-Schnittstellen: General.
20PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: General.
21PA11Digital_IOSignalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11. Unterstützte Bus-Schnittstellen: General.
22PA12Digital_IOSignalanschluss PA12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA12. Unterstützte Bus-Schnittstellen: General.
23PA13Digital_IOSignalanschluss PA13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA13. Unterstützte Bus-Schnittstellen: General.
24PA14Digital_IOSignalanschluss PA14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14. Unterstützte Bus-Schnittstellen: General.
25PA15Digital_IOSignalanschluss PA15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA15. Unterstützte Bus-Schnittstellen: General.
26PB3Digital_IOSignalanschluss PB3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB3. Unterstützte Bus-Schnittstellen: General.
27PB4Digital_IOSignalanschluss PB4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB4. Unterstützte Bus-Schnittstellen: General.
28PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB5. Unterstützte Bus-Schnittstellen: General.
29PB6Digital_IOSignalanschluss PB6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6. Unterstützte Bus-Schnittstellen: General.
30PB7Digital_IOSignalanschluss PB7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7. Unterstützte Bus-Schnittstellen: General.
31BOOT0Digital_IOSignalanschluss BOOT0 (Richtung: I, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: BOOT0. Unterstützte Bus-Schnittstellen: General.
32PB8Digital_IOSignalanschluss PB8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB8. Unterstützte Bus-Schnittstellen: General.
33EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload