ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32H523VEI6 (UFBGA-100(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32H523VEI6

STID: C28563717UFBGA-100(7x7) · 100 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32H523VEI6 (UFBGA-100(7x7))A1PB9A2PB8A3BOOT0A4PB5A5PB3A6PD6A7PD4A8PD3A9PD1A10PC11A11PA15A12PC10B1PE0B2PE4B3PE3B4PB6B5PB4B6PD7B7PD5B8PD2B9PD0B10PC12B11PA14B12PA13C1PE2C2PE5C3VSSC4VCAPC5PB7C8VDDIO2C9VSSC10VDDUSBC11PA12C12PA11D1VBATD2PE6D3VDDD10VDDD11PA10D12PA9E1PC14-OSC32_IE2PC15-OSC32_OE3PC13E10PA8E11PC9E12PC8F1PH0-OSC_INF2PH1-OSC_OUTF11PC7F12PC6M12PB13M11PB10M10PE14M9PE11M8PE9M7PE8M6PE7M5PB0M4PC5M3PC4M2PA5M1PA6L12PB15L11PB12L10PE15L9PE13L8PE10L7VSSL6VDDL5PB2L4PA7L3PA0L2PA4L1PA3K12PD8K11PB14K10VSSK9VCAPK8PE12K5PB1K4PA2K3VSSK2PA1K1VDDAJ12PD10J11PD9J10VDDJ3VDDJ2VSSAJ1VREF+H12PD13H11PD12H10PD11H3PC1H2PC3H1PC2G12PD15G11PD14G2NRSTG1PC0Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.868.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2Dフットプリント
A1B1C1D1E1F1G1H1J1K1L1M1A2B2C2D2E2F2G2H2J2K2L2M2A3B3C3D3E3H3J3K3L3M3A4B4C4K4L4M4A5B5C5K5L5M5A6B6L6M6A7B7L7M7A8B8C8K8L8M8A9B9C9K9L9M9A10B10C10D10E10H10J10K10L10M10A11B11C11D11E11F11G11H11J11K11L11M11A12B12C12D12E12F12G12H12J12K12L12M12E=7.00mm · Pitch e=0.50mmD=7.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
A2PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
A3BOOT0I入力専用端子 BOOT0 (General)
A4PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
A5PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
A6PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
A7PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
A8PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (General)
A9PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (General)
A10PC11I/OマルチプレクスI/O・ペリフェラル端子 PC11 (General)
A11PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
A12PC10I/OマルチプレクスI/O・ペリフェラル端子 PC10 (General)
B1PE0I/OマルチプレクスI/O・ペリフェラル端子 PE0 (General)
B2PE4I/OマルチプレクスI/O・ペリフェラル端子 PE4 (General)
B3PE3I/OマルチプレクスI/O・ペリフェラル端子 PE3 (General)
B4PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
B5PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
B6PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (General)
B7PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
B8PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
B9PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (General)
B10PC12I/OマルチプレクスI/O・ペリフェラル端子 PC12 (General)
B11PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
B12PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
C1PE2I/OマルチプレクスI/O・ペリフェラル端子 PE2 (General)
C2PE5I/OマルチプレクスI/O・ペリフェラル端子 PE5 (General)
C3VSSGNDグラウンド基準端子 (VSS)
C4VCAPI/OマルチプレクスI/O・ペリフェラル端子 VCAP (General)
C5PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
C8VDDIO2Power電源供給入力 (VDDIO2 — 3.3V VDD (Max 4.0V))
C9VSSGNDグラウンド基準端子 (VSS)
C10VDDUSBPower電源供給入力 (VDDUSB — 3.3V VDD (Max 4.0V))
C11PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
C12PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
D1VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
D2PE6I/OマルチプレクスI/O・ペリフェラル端子 PE6 (General)
D3VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
D10VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
D11PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
D12PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
E1PC14-OSC32_INI/OマルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)
E2PC15-OSC32_OUTI/OマルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)
E3PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (General)
E10PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
E11PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (General)
E12PC8I/OマルチプレクスI/O・ペリフェラル端子 PC8 (General)
F1PH0-OSC_INI/OマルチプレクスI/O・ペリフェラル端子 PH0-OSC_IN (RTC/CLK)
F2PH1-OSC_OUTI/OマルチプレクスI/O・ペリフェラル端子 PH1-OSC_OUT (RTC/CLK)
F11PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (General)
F12PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (General)
G1PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (General)
G2NRSTIシステムイネーブル・ハードウェアリセット (NRST)
G11PD14I/OマルチプレクスI/O・ペリフェラル端子 PD14 (General)
G12PD15I/OマルチプレクスI/O・ペリフェラル端子 PD15 (General)
H1PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (General)
H2PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (General)
H3PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (General)
H10PD11I/OマルチプレクスI/O・ペリフェラル端子 PD11 (General)
H11PD12I/OマルチプレクスI/O・ペリフェラル端子 PD12 (General)
H12PD13I/OマルチプレクスI/O・ペリフェラル端子 PD13 (General)
J1VREF+AnalogマルチプレクスI/O・ペリフェラル端子 VREF+ (General)
J2VSSAGNDグラウンド基準端子 (VSSA)
J3VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
J10VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
J11PD9I/OマルチプレクスI/O・ペリフェラル端子 PD9 (General)
J12PD10I/OマルチプレクスI/O・ペリフェラル端子 PD10 (General)
K1VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
K2PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
K3VSSGNDグラウンド基準端子 (VSS)
K4PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
K5PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
K8PE12I/OマルチプレクスI/O・ペリフェラル端子 PE12 (General)
K9VCAPI/OマルチプレクスI/O・ペリフェラル端子 VCAP (General)
K10VSSGNDグラウンド基準端子 (VSS)
K11PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
K12PD8I/OマルチプレクスI/O・ペリフェラル端子 PD8 (General)
L1PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
L2PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
L3PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
L4PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
L5PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
L6VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
L7VSSGNDグラウンド基準端子 (VSS)
L8PE10I/OマルチプレクスI/O・ペリフェラル端子 PE10 (General)
L9PE13I/OマルチプレクスI/O・ペリフェラル端子 PE13 (General)
L10PE15I/OマルチプレクスI/O・ペリフェラル端子 PE15 (General)
L11PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
L12PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
M1PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
M2PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
M3PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (General)
M4PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (General)
M5PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
M6PE7I/OマルチプレクスI/O・ペリフェラル端子 PE7 (General)
M7PE8I/OマルチプレクスI/O・ペリフェラル端子 PE8 (General)
M8PE9I/OマルチプレクスI/O・ペリフェラル端子 PE9 (General)
M9PE11I/OマルチプレクスI/O・ペリフェラル端子 PE11 (General)
M10PE14I/OマルチプレクスI/O・ペリフェラル端子 PE14 (General)
M11PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
M12PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
PIN A1 PB9
I/O
マルチプレクスI/O・ペリフェラル端子 PB9 (General)
設計上の注意点: Signal terminal PB9 (I/O, 3.3V VDD (Max 4.0V) domain). Multiplexed alternate functions: PB9. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 15 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32H523VEI6 (ST · UFBGA-100(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32H523VEI6 (UFBGA-100(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32H523VEI6 (UFBGA-100(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32H523VEI6 (UFBGA-100(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32H523VEI6 (UFBGA-100(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
UFBGA-100(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32H523VEI6 (UFBGA-100(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32H523VEI6 (UFBGA-100(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (15 点 · 1/2 ページ)
STM32H523 シリーズの切り抜きなし原本図面 15 点中 1–12 点目を表示
P61 · p61_fig01パッケージ完全一致
STM32H523VEI6 (UFBGA-100(7x7)) — Figure 8. LQFP100 pinout PB9 92
Figure 8. LQFP100 pinout PB9 92
P61 · p61_fig02パッケージ完全一致
STM32H523VEI6 (UFBGA-100(7x7)) — PB14
PB14
P211 · p211_fig01パッケージ完全一致
STM32H523VEI6 (UFBGA-100(7x7)) — Figure 71. UFBGA100 - Outline(13) E1 SE
Figure 71. UFBGA100 - Outline(13) E1 SE
P1 · p01_fig011751×1043px
STM32H523VEI6 (UFBGA-100(7x7)) — Memories
Memories
P59 · p59_fig011751×1208px
STM32H523VEI6 (UFBGA-100(7x7)) — Figure 5. LQFP48 pinout VCAP 48 1 2 3
Figure 5. LQFP48 pinout VCAP 48 1 2 3
P59 · p59_fig021546×1193px
STM32H523VEI6 (UFBGA-100(7x7)) — Figure 5. LQFP48 pinout VCAP 48 1 2 3
Figure 5. LQFP48 pinout VCAP 48 1 2 3
P60 · p60_fig011546×988px
STM32H523VEI6 (UFBGA-100(7x7)) — Figure 6. UFQFPN48 pinout VCAP 48 2 3 4
Figure 6. UFQFPN48 pinout VCAP 48 2 3 4
P60 · p60_fig021546×1287px
STM32H523VEI6 (UFBGA-100(7x7)) — VSS
VSS
P61 · p61_fig01P61
STM32H523VEI6 (UFBGA-100(7x7)) — Datasheet Page 61 (p61_fig01)
Datasheet Page 61 (p61_fig01)
P94 · p94_fig011752×2012px
STM32H523VEI6 (UFBGA-100(7x7)) — Figure 14. STM32H523xx/H533xx power supply scheme
Figure 14. STM32H523xx/H533xx power supply scheme
P94 · p94_fig01P94
STM32H523VEI6 (UFBGA-100(7x7)) — Datasheet Page 94 (p94_fig01)
Datasheet Page 94 (p94_fig01)
P117 · p117_fig011546×519px
STM32H523VEI6 (UFBGA-100(7x7)) — Figure 18. Typical application with an 8 MHz crystal
Figure 18. Typical application with an 8 MHz crystal
1 / 2 ページ (15 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32H523VEI6)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32H523VEI6 (UFBGA-100(7x7)) は 100 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 7.00 × 7.00 × 0.53 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.71 V to 3.6 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, JTAG / SWD, IrDA, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.71 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
250 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.53 mm (A1=0.20 mm)
パッケージ系列: BGA (UFBGA-100(7x7))
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, JTAG / SWD, IrDA, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル100 ピン自動バス分類
OK
IPC-7351B フットプリント100 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (UFBGA-100(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.53mm · e=0.50mm
パッド寸法 (W × L)Level B
0.22 × 0.22 mm
ピン数 / 総パッド数Topology
100P / 100Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
UFBGA-100(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32H523VEI6 (UFBGA-100(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32H523VEI6 (UFBGA-100(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32H523VEI6 (UFBGA-100(7x7) パッケージ) は全 100 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.71 V to 3.6 V です。主なピン：A1 (PB9: マルチプレクスI/O・ペリフェラル端子 PB9 (General)), A2 (PB8: マルチプレクスI/O・ペリフェラル端子 PB8 (General)), A3 (BOOT0: 入力専用端子 BOOT0 (General)), A4 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (General)), A5 (PB3: マルチプレクスI/O・ペリフェラル端子 PB3 (General)), A6 (PD6: マルチプレクスI/O・ペリフェラル端子 PD6 (General))。

STM32H523VEI6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32H523VEI6 (UFBGA-100(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 100 パッドで構成されています。

STM32H523VEI6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32H523VEI6 (ST, UFBGA-100(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (100 ピン) & STM32H523 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
A2PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
A3BOOT0Digital_IO信号端子 BOOT0（方向: I、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
A4PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
A5PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
A6PD6Digital_IO信号端子 PD6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD6。対応バス/インターフェース: General。
A7PD4Digital_IO信号端子 PD4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD4。対応バス/インターフェース: General。
A8PD3Digital_IO信号端子 PD3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD3。対応バス/インターフェース: General。
A9PD1Digital_IO信号端子 PD1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD1。対応バス/インターフェース: General。
A10PC11Digital_IO信号端子 PC11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC11。対応バス/インターフェース: General。
A11PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
A12PC10Digital_IO信号端子 PC10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC10。対応バス/インターフェース: General。
B1PE0Digital_IO信号端子 PE0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE0。対応バス/インターフェース: General。
B2PE4Digital_IO信号端子 PE4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE4。対応バス/インターフェース: General。
B3PE3Digital_IO信号端子 PE3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE3。対応バス/インターフェース: General。
B4PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
B5PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
B6PD7Digital_IO信号端子 PD7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD7。対応バス/インターフェース: General。
B7PD5Digital_IO信号端子 PD5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD5。対応バス/インターフェース: General。
B8PD2Digital_IO信号端子 PD2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
B9PD0Digital_IO信号端子 PD0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD0。対応バス/インターフェース: General。
B10PC12Digital_IO信号端子 PC12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC12。対応バス/インターフェース: General。
B11PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
B12PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
C1PE2Digital_IO信号端子 PE2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE2。対応バス/インターフェース: General。
C2PE5Digital_IO信号端子 PE5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE5。対応バス/インターフェース: General。
C3VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
C4VCAPDigital_IO信号端子 VCAP（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP。対応バス/インターフェース: General。
C5PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
C8VDDIO2Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDIO2、最大定格: 4.0V) です。
C9VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
C10VDDUSBPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDUSB、最大定格: 4.0V) です。
C11PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
C12PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
D1VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
D2PE6Digital_IO信号端子 PE6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE6。対応バス/インターフェース: General。
D3VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
D10VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
D11PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
D12PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
E1PC14-OSC32_INDigital_IO信号端子 PC14-OSC32_IN（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC14-OSC32_IN。対応バス/インターフェース: RTC/CLK。
E2PC15-OSC32_OUTDigital_IO信号端子 PC15-OSC32_OUT（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC15-OSC32_OUT。対応バス/インターフェース: RTC/CLK。
E3PC13Digital_IO信号端子 PC13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC13。対応バス/インターフェース: General。
E10PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
E11PC9Digital_IO信号端子 PC9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC9。対応バス/インターフェース: General。
E12PC8Digital_IO信号端子 PC8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC8。対応バス/インターフェース: General。
F1PH0-OSC_INDigital_IO信号端子 PH0-OSC_IN（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PH0-OSC_IN。対応バス/インターフェース: RTC/CLK。
F2PH1-OSC_OUTDigital_IO信号端子 PH1-OSC_OUT（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PH1-OSC_OUT。対応バス/インターフェース: RTC/CLK。
F11PC7Digital_IO信号端子 PC7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC7。対応バス/インターフェース: General。
F12PC6Digital_IO信号端子 PC6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC6。対応バス/インターフェース: General。
G1PC0Digital_IO信号端子 PC0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC0。対応バス/インターフェース: General。
G2NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
G11PD14Digital_IO信号端子 PD14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD14。対応バス/インターフェース: General。
G12PD15Digital_IO信号端子 PD15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD15。対応バス/インターフェース: General。
H1PC2Digital_IO信号端子 PC2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC2。対応バス/インターフェース: General。
H2PC3Digital_IO信号端子 PC3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC3。対応バス/インターフェース: General。
H3PC1Digital_IO信号端子 PC1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC1。対応バス/インターフェース: General。
H10PD11Digital_IO信号端子 PD11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD11。対応バス/インターフェース: General。
H11PD12Digital_IO信号端子 PD12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD12。対応バス/インターフェース: General。
H12PD13Digital_IO信号端子 PD13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD13。対応バス/インターフェース: General。
J1VREF+Analog信号端子 VREF+（方向: Analog、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VREF+。対応バス/インターフェース: General。
J2VSSAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
J3VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
J10VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
探索部品パッケージメーカーアップロード