ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32F030F4P6TR (TSSOP-20) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32F030F4P6TR

STID: C89040TSSOP-20 · 20 ピン · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32F030F4P6TR (TSSOP-20)1BOOT02PF0OSC IN -_3PF1OSC OUT -4NRST5VDDA6PA07PA18PA29PA310PA420PA14 (SWCLK)19PA13 (SWDIO)18PA1017PA916VDD15VSS14PB113PA712PA611PA5Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2Dフットプリント
1234567891011121314151617181920E=4.40mm · Pitch e=0.65mmD=6.50mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 4.40mm × 6.50mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (20/20)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1BOOT0I入力専用端子 BOOT0 (General)
2PF0OSC IN -_ (PF0)I/OマルチプレクスI/O・ペリフェラル端子 PF0OSC IN -_ (PF0) (I2C, RTC/CLK)
3PF1OSC OUT -_ (PF1)I/OマルチプレクスI/O・ペリフェラル端子 PF1OSC OUT -_ (PF1) (I2C, RTC/CLK)
4NRSTIシステムイネーブル・ハードウェアリセット (NRST)
5VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
6PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (UART, ADC, RTC/CLK)
7PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (UART, ADC)
8PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (UART, ADC)
9PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (UART, ADC)
10PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (UART, SPI, ADC)
11PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (SPI, ADC)
12PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (UART, SPI, ADC, PWM)
13PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (SPI, ADC, PWM)
14PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (UART, ADC, PWM)
15VSSGNDグラウンド基準端子 (VSS)
16VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
17PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART, I2C, PWM)
18PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (UART, PWM)
19PA13 (SWDIO)I/OマルチプレクスI/O・ペリフェラル端子 PA13 (SWDIO) (SWD/JTAG)
20PA14 (SWCLK)I/OマルチプレクスI/O・ペリフェラル端子 PA14 (SWCLK) (UART, SWD/JTAG)
PIN 1 BOOT0
I
入力専用端子 BOOT0 (General)
設計上の注意点: Alt: Bootmemoryselection
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 17 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32F030F4P6TR (ST · TSSOP-20)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32F030F4P6TR (TSSOP-20) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32F030F4P6TR (TSSOP-20) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (20ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32F030F4P6TR (TSSOP-20) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32F030F4P6TR (TSSOP-20) - 4. パッケージ外形寸法図 (D×E×A)
TSSOP-20 · 4.40×6.50mm · ピッチ 0.65mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32F030F4P6TR (TSSOP-20) - 5. 推奨PCBフットプリント
IPC-7351B パッド (20 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32F030F4P6TR (TSSOP-20) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (17 点 · 1/2 ページ)
STM32F030 シリーズの切り抜きなし原本図面 17 点中 1–12 点目を表示
P26 · p26_fig01パッケージ完全一致
STM32F030F4P6TR (TSSOP-20) — Figure 7. LQFP32 32-pin package pinout (top view)
Figure 7. LQFP32 32-pin package pinout (top view)
P26 · p26_fig02パッケージ完全一致
STM32F030F4P6TR (TSSOP-20) — Figure 8. TSSOP20 20-pin package pinout (top view)
Figure 8. TSSOP20 20-pin package pinout (top view)
P84 · p84_fig01パッケージ完全一致
STM32F030F4P6TR (TSSOP-20) — Figure 36.TSSOP20 outline
Figure 36.TSSOP20 outline
P1 · p01_fig01883×487px
STM32F030F4P6TR (TSSOP-20) — - Fast Mode Plus (1 Mbit/s) support on one or two I/Fs, with 20 mA current sink
- Fast Mode Plus (1 Mbit/s) support on one or two I/Fs, with 20 mA current sink
P1 · p01_fig02888×459px
STM32F030F4P6TR (TSSOP-20) — • All packages ECOPACK®2
• All packages ECOPACK®2
P1 · p01_fig02P1
STM32F030F4P6TR (TSSOP-20) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P26 · p26_fig02P26
STM32F030F4P6TR (TSSOP-20) — Datasheet Page 26 (p26_fig02)
Datasheet Page 26 (p26_fig02)
P53 · p53_fig011546×717px
STM32F030F4P6TR (TSSOP-20) — Figure 16. Typical application with an 8 MHz crystal
Figure 16. Typical application with an 8 MHz crystal
P54 · p54_fig011546×733px
STM32F030F4P6TR (TSSOP-20) — Figure 17. Typical application with a 32.768 kHz crystal
Figure 17. Typical application with a 32.768 kHz crystal
P69 · p69_fig011751×902px
STM32F030F4P6TR (TSSOP-20) — Figure 22. ADC accuracy characteristics
Figure 22. ADC accuracy characteristics
P69 · p69_fig021546×730px
STM32F030F4P6TR (TSSOP-20) — Figure 23. Typical connection diagram using the ADC
Figure 23. Typical connection diagram using the ADC
P76 · p76_fig011546×1170px
STM32F030F4P6TR (TSSOP-20) — Figure 28. LQFP64 recommended footprint
Figure 28. LQFP64 recommended footprint
1 / 2 ページ (17 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32F030F4P6TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32F030F4P6TR (TSSOP-20) は 20 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 6.50 × 4.40 × 1.20 mm（ピンピッチ e = 0.65 mm）です。動作電源電圧 2.4 V to 3.6 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.4 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
48 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 6 本対応
パッケージ外形寸法 (D × E × A)D × E × A
6.50 × 4.40 × 1.20 mm (A1=0.10 mm)
パッケージ系列: TSSOP (TSSOP-20)
ピン数・リードピッチN / e
20 Pins | Pitch e = 0.65 mm (25.6 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル20 ピン自動バス分類
OK
IPC-7351B フットプリント20 パッド · ピッチ 0.65mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TSSOP-20)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
6.50 × 4.40 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.20mm · e=0.65mm
パッド寸法 (W × L)Level B
0.42 × 1.45 mm
ピン数 / 総パッド数Topology
20P / 20Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
TSSOP-20
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32F030F4P6TR (TSSOP-20)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32F030F4P6TR (TSSOP-20) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32F030F4P6TR (TSSOP-20 パッケージ) は全 20 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 2.4 V to 3.6 V です。主なピン：1 (BOOT0: 入力専用端子 BOOT0 (General)), 2 (PF0OSC IN -_ (PF0): マルチプレクスI/O・ペリフェラル端子 PF0OSC IN -_ (PF0) (I2C, RTC/CLK)), 3 (PF1OSC OUT -_ (PF1): マルチプレクスI/O・ペリフェラル端子 PF1OSC OUT -_ (PF1) (I2C, RTC/CLK)), 4 (NRST: システムイネーブル・ハードウェアリセット (NRST)), 5 (VDDA: 電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))), 6 (PA0: マルチプレクスI/O・ペリフェラル端子 PA0 (UART, ADC, RTC/CLK))。

STM32F030F4P6TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32F030F4P6TR (TSSOP-20) の本体外形は 4.40 × 6.50 mm、ピッチ e = 0.65 mm、合計 20 パッドで構成されています。

STM32F030F4P6TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32F030F4P6TR (ST, TSSOP-20) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (20 ピン) & STM32F030 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1BOOT0Digital_IO信号端子 BOOT0（方向: I、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
2PF0OSC IN -_ (PF0)Digital_IO信号端子 PF0OSC IN -_ (PF0)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SDA。対応バス/インターフェース: I2C, RTC/CLK。
3PF1OSC OUT -_ (PF1)Digital_IO信号端子 PF1OSC OUT -_ (PF1)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SCL。対応バス/インターフェース: I2C, RTC/CLK。
4NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
5VDDAPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 4.0V) です。
6PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA0。対応バス/インターフェース: UART, ADC, RTC/CLK。
7PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA1。対応バス/インターフェース: UART, ADC。
8PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA2。対応バス/インターフェース: UART, ADC。
9PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA3。対応バス/インターフェース: UART, ADC。
10PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_NSSUSART。対応バス/インターフェース: UART, SPI, ADC。
11PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_SCKUSART。対応バス/インターフェース: SPI, ADC。
12PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_MISO。対応バス/インターフェース: UART, SPI, ADC, PWM。
13PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_MOSI。対応バス/インターフェース: SPI, ADC, PWM。
14PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB1。対応バス/インターフェース: UART, ADC, PWM。
15VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
16VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
17PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA9。対応バス/インターフェース: UART, I2C, PWM。
18PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA10。対応バス/インターフェース: UART, PWM。
19PA13 (SWDIO)Digital_IO信号端子 PA13 (SWDIO)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA13 (SWDIO)。対応バス/インターフェース: SWD/JTAG。
20PA14 (SWCLK)Digital_IO信号端子 PA14 (SWCLK)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA14 (SWCLK)。対応バス/インターフェース: UART, SWD/JTAG。
探索部品パッケージメーカーアップロード