SCH5127-NW (MQFP-128(14x20)) — Symbol, Footprint IPC-7351B & 3D STEP Model

SCH5127-NW

MICROCHIPID: C639518MQFP-128(14x20) · 128 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · SCH5127-NW (MQFP-128(14x20))1V1_IN2V2_IN3VTRIP_IN4VTR5nMTR06nDSKCHG7nDS08VSS9nDIR10nSTEP11nWDATA12nWGATE13nHDSEL14nINDEX15nTRK016nWRTPRT17nRDATA18CLOCKI19LAD020LAD121LAD222LAD323nLFRAME24nLDRQ25nPCI_RESET26PCI_CLK27SER_IRQ28nIDE_RSTDRV/29VTR30GP20/SPEAKER31VSS32VBAT33nINTRD_IN34AVSS35VCC36GP27/nIO_SMI37KDAT/GP2138KCLK/GP2239MDAT/GP3240MCLK/GP3341GP36/nKBDRST42GP37/A20M43VSS44VTR45nINIT46nSLCTIN47PD048PD149PD250PD351PD452PD553PD654PD755VSS56SLCT57PE58BUSY59nACK60nERROR61nALF62nSTROBE63nRI164nDCD1128+2.5V_IN127VCCP_IN126REMOTE1+125REMOTE1-124REMOTE2+123REMOTE2-122HVTR121HVSS120VID0119VID1118VID2117VID3116VID4115FANTACH1114FANTACH2113VID5112FANTACH3111PWM1110PWM2109GP17/PWM3108GP16/PWM3/nP107SDA(DDCSDA_2106SCLK(DDCSCL_105SCLK1(DDCSCL104SDA1(DDCSDA_103IO103102FCAP101VSS100nRSMRST99nPB_OUT98nPB_IN97nPCIRST_OUT196nPCIRST_OUT295nPCIRST_OUT394GP60/nLED1/W93GP61/LED292nPS_ON91VTR90GP42/nIO_PME89nSLP_S388nSLP_S587nPCIRST_OUT486IO8685n3VSB_GATE184PWRGD_3V83IO8382PWRGD_PS81GP43/nFPRST/80GP57/nDTR2/S79GP56/nCTS2/L78GP55/nRTS2/V77GP54/nDSR2/P76GP53/TXD2(IR75IO7574VSS73GP51/nDCD2/L72VTR71GP50/nRI2/PW70nDTR169nCTS168nRTS1(SYSOPT67nDSR166TXD165RXD1Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.886.481.376.271.166.061.055.950.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7-50.8-55.9-61.0-66.0-71.1-76.2-81.3-86.4mm
2. 2Dフットプリント
128127126125124123122121120119118117116115114113112111110109108107106105104103102101100999897333435363738394041424344454647484950515253545556575859606162636412345678910111213141516171819202122232425262728293031326566676869707172737475767778798081828384858687888990919293949596E=14.00mm · Pitch e=0.50mmD=20.00mm-18-16-14-12-10-8-6-4-20246810121416181614121086420-2-4-6-8-10-12-14-16mm
3. 3Dモデル
パッケージ外形: 14.00mm × 20.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (128/128)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1V1_INI/OマルチプレクスI/O・ペリフェラル端子 V1_IN (General)
2V2_INI/OマルチプレクスI/O・ペリフェラル端子 V2_IN (General)
3VTRIP_INI/OマルチプレクスI/O・ペリフェラル端子 VTRIP_IN (General)
4VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
5nMTR0I/OマルチプレクスI/O・ペリフェラル端子 nMTR0 (General)
6nDSKCHGI/OマルチプレクスI/O・ペリフェラル端子 nDSKCHG (General)
7nDS0I/OマルチプレクスI/O・ペリフェラル端子 nDS0 (General)
8VSSGNDグラウンド基準端子 (VSS)
9nDIRI/OマルチプレクスI/O・ペリフェラル端子 nDIR (General)
10nSTEPI/OマルチプレクスI/O・ペリフェラル端子 nSTEP (General)
11nWDATAI/OマルチプレクスI/O・ペリフェラル端子 nWDATA (General)
12nWGATEI/OマルチプレクスI/O・ペリフェラル端子 nWGATE (General)
13nHDSELI/OマルチプレクスI/O・ペリフェラル端子 nHDSEL (General)
14nINDEXI/OマルチプレクスI/O・ペリフェラル端子 nINDEX (General)
15nTRK0I/OマルチプレクスI/O・ペリフェラル端子 nTRK0 (General)
16nWRTPRTI/OマルチプレクスI/O・ペリフェラル端子 nWRTPRT (General)
17nRDATAI/OマルチプレクスI/O・ペリフェラル端子 nRDATA (General)
18CLOCKII/OマルチプレクスI/O・ペリフェラル端子 CLOCKI (General)
19LAD0I/OマルチプレクスI/O・ペリフェラル端子 LAD0 (General)
20LAD1I/OマルチプレクスI/O・ペリフェラル端子 LAD1 (General)
21LAD2I/OマルチプレクスI/O・ペリフェラル端子 LAD2 (General)
22LAD3I/OマルチプレクスI/O・ペリフェラル端子 LAD3 (General)
23nLFRAMEI/OマルチプレクスI/O・ペリフェラル端子 nLFRAME (General)
24nLDRQI/OマルチプレクスI/O・ペリフェラル端子 nLDRQ (General)
25nPCI_RESETIシステムイネーブル・ハードウェアリセット (nPCI_RESET)
26PCI_CLKI/OマルチプレクスI/O・ペリフェラル端子 PCI_CLK (General)
27SER_IRQI/OマルチプレクスI/O・ペリフェラル端子 SER_IRQ (General)
28nIDE_RSTDRV/GP10I/OマルチプレクスI/O・ペリフェラル端子 nIDE_RSTDRV/GP10 (General)
29VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
30GP20/SPEAKER_OUTI/OマルチプレクスI/O・ペリフェラル端子 GP20/SPEAKER_OUT (General)
31VSSGNDグラウンド基準端子 (VSS)
32VBATPower電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
33nINTRD_INI/OマルチプレクスI/O・ペリフェラル端子 nINTRD_IN (General)
34AVSSGNDグラウンド基準端子 (AVSS)
35VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
36GP27/nIO_SMI/P17I/OマルチプレクスI/O・ペリフェラル端子 GP27/nIO_SMI/P17 (General)
37KDAT/GP21I/OマルチプレクスI/O・ペリフェラル端子 KDAT/GP21 (General)
38KCLK/GP22I/OマルチプレクスI/O・ペリフェラル端子 KCLK/GP22 (General)
39MDAT/GP32I/OマルチプレクスI/O・ペリフェラル端子 MDAT/GP32 (General)
40MCLK/GP33I/OマルチプレクスI/O・ペリフェラル端子 MCLK/GP33 (General)
41GP36/nKBDRSTI/OマルチプレクスI/O・ペリフェラル端子 GP36/nKBDRST (General)
42GP37/A20MI/OマルチプレクスI/O・ペリフェラル端子 GP37/A20M (General)
43VSSGNDグラウンド基準端子 (VSS)
44VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
45nINITI/OマルチプレクスI/O・ペリフェラル端子 nINIT (General)
46nSLCTINI/OマルチプレクスI/O・ペリフェラル端子 nSLCTIN (General)
47PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (General)
48PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (General)
49PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
50PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (General)
51PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
52PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
53PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
54PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (General)
55VSSGNDグラウンド基準端子 (VSS)
56SLCTI/OマルチプレクスI/O・ペリフェラル端子 SLCT (General)
57PEI/OマルチプレクスI/O・ペリフェラル端子 PE (General)
58BUSYI/OマルチプレクスI/O・ペリフェラル端子 BUSY (General)
59nACKI/OマルチプレクスI/O・ペリフェラル端子 nACK (General)
60nERRORI/OマルチプレクスI/O・ペリフェラル端子 nERROR (General)
61nALFI/OマルチプレクスI/O・ペリフェラル端子 nALF (General)
62nSTROBEI/OマルチプレクスI/O・ペリフェラル端子 nSTROBE (General)
63nRI1I/OマルチプレクスI/O・ペリフェラル端子 nRI1 (General)
64nDCD1I/OマルチプレクスI/O・ペリフェラル端子 nDCD1 (General)
65RXD1I/OマルチプレクスI/O・ペリフェラル端子 RXD1 (UART)
66TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
67nDSR1I/OマルチプレクスI/O・ペリフェラル端子 nDSR1 (General)
68nRTS1(SYSOPT)I/OマルチプレクスI/O・ペリフェラル端子 nRTS1(SYSOPT) (General)
69nCTS1I/OマルチプレクスI/O・ペリフェラル端子 nCTS1 (General)
70nDTR1I/OマルチプレクスI/O・ペリフェラル端子 nDTR1 (General)
71GP50/nRI2/PWM1I/OマルチプレクスI/O・ペリフェラル端子 GP50/nRI2/PWM1 (PWM)
72VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
73GP51/nDCD2/LED1/WDTI/OマルチプレクスI/O・ペリフェラル端子 GP51/nDCD2/LED1/WDT (General)
74VSSGNDグラウンド基準端子 (VSS)
75IO75I/OGeneral Purpose Digital I/O Pin IO75
76GP53/TXD2(IRTX)/VID7I/OマルチプレクスI/O・ペリフェラル端子 GP53/TXD2(IRTX)/VID7 (UART)
77GP54/nDSR2/PWM2I/OマルチプレクスI/O・ペリフェラル端子 GP54/nDSR2/PWM2 (PWM)
78GP55/nRTS2/VID6I/OマルチプレクスI/O・ペリフェラル端子 GP55/nRTS2/VID6 (General)
79GP56/nCTS2/LED2I/OマルチプレクスI/O・ペリフェラル端子 GP56/nCTS2/LED2 (General)
80GP57/nDTR2/SPEAKER_OUTI/OマルチプレクスI/O・ペリフェラル端子 GP57/nDTR2/SPEAKER_OUT (General)
81GP43/nFPRST/VRD_DETI/OマルチプレクスI/O・ペリフェラル端子 GP43/nFPRST/VRD_DET (General)
82PWRGD_PSI/OマルチプレクスI/O・ペリフェラル端子 PWRGD_PS (General)
83IO83I/OGeneral Purpose Digital I/O Pin IO83
84PWRGD_3VI/OマルチプレクスI/O・ペリフェラル端子 PWRGD_3V (General)
85n3VSB_GATE1I/OマルチプレクスI/O・ペリフェラル端子 n3VSB_GATE1 (General)
86IO86I/OGeneral Purpose Digital I/O Pin IO86
87nPCIRST_OUT4/GP14I/OマルチプレクスI/O・ペリフェラル端子 nPCIRST_OUT4/GP14 (General)
88nSLP_S5I/OマルチプレクスI/O・ペリフェラル端子 nSLP_S5 (General)
89nSLP_S3I/OマルチプレクスI/O・ペリフェラル端子 nSLP_S3 (General)
90GP42/nIO_PMEI/OマルチプレクスI/O・ペリフェラル端子 GP42/nIO_PME (General)
91VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
92nPS_ONI/OマルチプレクスI/O・ペリフェラル端子 nPS_ON (General)
93GP61/LED2I/OマルチプレクスI/O・ペリフェラル端子 GP61/LED2 (General)
94GP60/nLED1/WDTI/OマルチプレクスI/O・ペリフェラル端子 GP60/nLED1/WDT (General)
95nPCIRST_OUT3/GP13I/OマルチプレクスI/O・ペリフェラル端子 nPCIRST_OUT3/GP13 (General)
96nPCIRST_OUT2/GP12I/OマルチプレクスI/O・ペリフェラル端子 nPCIRST_OUT2/GP12 (General)
97nPCIRST_OUT1/GP11I/OマルチプレクスI/O・ペリフェラル端子 nPCIRST_OUT1/GP11 (General)
98nPB_INI/OマルチプレクスI/O・ペリフェラル端子 nPB_IN (General)
99nPB_OUTI/OマルチプレクスI/O・ペリフェラル端子 nPB_OUT (General)
100nRSMRSTI/OマルチプレクスI/O・ペリフェラル端子 nRSMRST (General)
101VSSGNDグラウンド基準端子 (VSS)
102FCAPI/OマルチプレクスI/O・ペリフェラル端子 FCAP (General)
103IO103I/OGeneral Purpose Digital I/O Pin IO103
104SDA1(DDCSDA_5V)Power電源供給入力 (SDA1(DDCSDA_5V) — 3.3V / 5.0V Standard Logic)
105SCLK1(DDCSCL_5V)Power電源供給入力 (SCLK1(DDCSCL_5V) — 3.3V / 5.0V Standard Logic)
106SCLK(DDCSCL_2.5V)Power電源供給入力 (SCLK(DDCSCL_2.5V) — 3.3V / 5.0V Standard Logic)
107SDA(DDCSDA_2.5V)Power電源供給入力 (SDA(DDCSDA_2.5V) — 3.3V / 5.0V Standard Logic)
108GP16/PWM3/nPROCHOTI/OマルチプレクスI/O・ペリフェラル端子 GP16/PWM3/nPROCHOT (PWM)
109GP17/PWM3I/OマルチプレクスI/O・ペリフェラル端子 GP17/PWM3 (PWM)
110PWM2I/OマルチプレクスI/O・ペリフェラル端子 PWM2 (PWM)
111PWM1I/OマルチプレクスI/O・ペリフェラル端子 PWM1 (PWM)
112FANTACH3I/OマルチプレクスI/O・ペリフェラル端子 FANTACH3 (General)
113VID5I/OマルチプレクスI/O・ペリフェラル端子 VID5 (General)
114FANTACH2I/OマルチプレクスI/O・ペリフェラル端子 FANTACH2 (General)
115FANTACH1I/OマルチプレクスI/O・ペリフェラル端子 FANTACH1 (General)
116VID4I/OマルチプレクスI/O・ペリフェラル端子 VID4 (General)
117VID3I/OマルチプレクスI/O・ペリフェラル端子 VID3 (General)
118VID2I/OマルチプレクスI/O・ペリフェラル端子 VID2 (General)
119VID1I/OマルチプレクスI/O・ペリフェラル端子 VID1 (General)
120VID0I/OマルチプレクスI/O・ペリフェラル端子 VID0 (General)
121HVSSGNDグラウンド基準端子 (HVSS)
122HVTRI/OマルチプレクスI/O・ペリフェラル端子 HVTR (General)
123REMOTE2-I/OマルチプレクスI/O・ペリフェラル端子 REMOTE2- (General)
124REMOTE2+I/OマルチプレクスI/O・ペリフェラル端子 REMOTE2+ (General)
125REMOTE1-I/OマルチプレクスI/O・ペリフェラル端子 REMOTE1- (General)
126REMOTE1+I/OマルチプレクスI/O・ペリフェラル端子 REMOTE1+ (General)
127VCCP_INPower電源供給入力 (VCCP_IN — 3.3V / 5.0V Standard Logic)
128+2.5V_INPower電源供給入力 (+2.5V_IN — 3.3V / 5.0V Standard Logic)
PIN 1 V1_IN
I/O
マルチプレクスI/O・ペリフェラル端子 V1_IN (General)
設計上の注意点: Signal terminal V1_IN (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: V1_IN. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 4 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: SCH5127-NW (MICROCHIP · MQFP-128(14x20))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
SCH5127-NW (MQFP-128(14x20)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
SCH5127-NW (MQFP-128(14x20)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (128ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
SCH5127-NW (MQFP-128(14x20)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
SCH5127-NW (MQFP-128(14x20)) - 4. パッケージ外形寸法図 (D×E×A)
MQFP-128(14x20) · 14.00×20.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
SCH5127-NW (MQFP-128(14x20)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (128 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
SCH5127-NW (MQFP-128(14x20)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (4 点 · 1/1 ページ)
SCH5127 シリーズの切り抜きなし原本図面 4 点中 1–4 点目を表示
P1 · p01_fig01377×200px
SCH5127-NW (MQFP-128(14x20)) — Super I/O with Temperature Sensing, Auto Fan Control and
Super I/O with Temperature Sensing, Auto Fan Control and
P4 · p04_fig011782×1830px
SCH5127-NW (MQFP-128(14x20)) — FIGURE 1: SCH5127 BLOCK DIAGRAM
FIGURE 1: SCH5127 BLOCK DIAGRAM
P5 · p05_fig011779×1897px
SCH5127-NW (MQFP-128(14x20)) — PACKAGE OUTLINE
PACKAGE OUTLINE
P5 · p05_fig01P5
SCH5127-NW (MQFP-128(14x20)) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)

電気仕様 & 部品詳細スペック (SCH5127-NW)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:SCH5127-NW (MQFP-128(14x20)) は 128 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.15 mm(ピンピッチ e = 0.50 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, I2C, PWM, IrDA, SPI インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
14MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.15 mm (A1=0.10 mm)
パッケージ系列: TQFP (MQFP-128(14x20))
ピン数・リードピッチN / e
128 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, I2C, PWM, IrDA, SPI
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル128 ピン自動バス分類
OK
IPC-7351B フットプリント128 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (MQFP-128(14x20))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
20.00 × 14.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.15mm · e=0.50mm
パッド寸法 (W × L)Level B
0.25 × 1.50 mm
ピン数 / 総パッド数Topology
128P / 128Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
MQFP-128(14x20)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — SCH5127-NW (MQFP-128(14x20))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

SCH5127-NW (MQFP-128(14x20)) のピン配置 (Pinout) および電源電圧仕様は?

MICROCHIP 製 SCH5127-NW (MQFP-128(14x20) パッケージ) は全 128 ピン構成で、ピンピッチは 0.50 mm です。主なピン:1 (V1_IN: マルチプレクスI/O・ペリフェラル端子 V1_IN (General)), 2 (V2_IN: マルチプレクスI/O・ペリフェラル端子 V2_IN (General)), 3 (VTRIP_IN: マルチプレクスI/O・ペリフェラル端子 VTRIP_IN (General)), 4 (VTR: マルチプレクスI/O・ペリフェラル端子 VTR (General)), 5 (nMTR0: マルチプレクスI/O・ペリフェラル端子 nMTR0 (General)), 6 (nDSKCHG: マルチプレクスI/O・ペリフェラル端子 nDSKCHG (General))。

SCH5127-NW の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SCH5127-NW (MQFP-128(14x20)) の本体外形は 14.00 × 20.00 mm、ピッチ e = 0.50 mm、合計 128 パッドで構成されています。

SCH5127-NW の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SCH5127-NW (MICROCHIP, MQFP-128(14x20)) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (128 ピン) & SCH5127 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1V1_INDigital_IO信号端子 V1_IN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: V1_IN。対応バス/インターフェース: General。
2V2_INDigital_IO信号端子 V2_IN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: V2_IN。対応バス/インターフェース: General。
3VTRIP_INDigital_IO信号端子 VTRIP_IN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: VTRIP_IN。対応バス/インターフェース: General。
4VTRDigital_IO信号端子 VTR(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: VTR。対応バス/インターフェース: General。
5nMTR0Digital_IO信号端子 nMTR0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nMTR0。対応バス/インターフェース: General。
6nDSKCHGDigital_IO信号端子 nDSKCHG(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nDSKCHG。対応バス/インターフェース: General。
7nDS0Digital_IO信号端子 nDS0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nDS0。対応バス/インターフェース: General。
8VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
9nDIRDigital_IO信号端子 nDIR(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nDIR。対応バス/インターフェース: General。
10nSTEPDigital_IO信号端子 nSTEP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nSTEP。対応バス/インターフェース: General。
11nWDATADigital_IO信号端子 nWDATA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nWDATA。対応バス/インターフェース: General。
12nWGATEDigital_IO信号端子 nWGATE(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nWGATE。対応バス/インターフェース: General。
13nHDSELDigital_IO信号端子 nHDSEL(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nHDSEL。対応バス/インターフェース: General。
14nINDEXDigital_IO信号端子 nINDEX(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nINDEX。対応バス/インターフェース: General。
15nTRK0Digital_IO信号端子 nTRK0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nTRK0。対応バス/インターフェース: General。
16nWRTPRTDigital_IO信号端子 nWRTPRT(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nWRTPRT。対応バス/インターフェース: General。
17nRDATADigital_IO信号端子 nRDATA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nRDATA。対応バス/インターフェース: General。
18CLOCKIDigital_IO信号端子 CLOCKI(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: CLOCKI。対応バス/インターフェース: General。
19LAD0Digital_IO信号端子 LAD0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LAD0。対応バス/インターフェース: General。
20LAD1Digital_IO信号端子 LAD1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LAD1。対応バス/インターフェース: General。
21LAD2Digital_IO信号端子 LAD2(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LAD2。対応バス/インターフェース: General。
22LAD3Digital_IO信号端子 LAD3(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LAD3。対応バス/インターフェース: General。
23nLFRAMEDigital_IO信号端子 nLFRAME(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nLFRAME。対応バス/インターフェース: General。
24nLDRQDigital_IO信号端子 nLDRQ(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nLDRQ。対応バス/インターフェース: General。
25nPCI_RESETDigital_IOローアクティブ・ハードウェアリセット端子 (nPCI_RESET):Lowに引くことでコアと全ペリフェラルを初期化します。
26PCI_CLKDigital_IO信号端子 PCI_CLK(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PCI_CLK。対応バス/インターフェース: General。
27SER_IRQDigital_IO信号端子 SER_IRQ(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SER_IRQ。対応バス/インターフェース: General。
28nIDE_RSTDRV/GP10Digital_IO信号端子 nIDE_RSTDRV/GP10(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nIDE_RSTDRV/GP10。対応バス/インターフェース: General。
29VTRDigital_IO信号端子 VTR(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: VTR。対応バス/インターフェース: General。
30GP20/SPEAKER_OUTDigital_IO信号端子 GP20/SPEAKER_OUT(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: GP20/SPEAKER_OUT。対応バス/インターフェース: General。
31VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
32VBATPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 5.5V) です。
33nINTRD_INDigital_IO信号端子 nINTRD_IN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nINTRD_IN。対応バス/インターフェース: General。
34AVSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS) です。
35VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
36GP27/nIO_SMI/P17Digital_IO信号端子 GP27/nIO_SMI/P17(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: GP27/nIO_SMI/P17。対応バス/インターフェース: General。
37KDAT/GP21Digital_IO信号端子 KDAT/GP21(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: KDAT/GP21。対応バス/インターフェース: General。
38KCLK/GP22Digital_IO信号端子 KCLK/GP22(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: KCLK/GP22。対応バス/インターフェース: General。
39MDAT/GP32Digital_IO信号端子 MDAT/GP32(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: MDAT/GP32。対応バス/インターフェース: General。
40MCLK/GP33Digital_IO信号端子 MCLK/GP33(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: MCLK/GP33。対応バス/インターフェース: General。
41GP36/nKBDRSTDigital_IO信号端子 GP36/nKBDRST(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: GP36/nKBDRST。対応バス/インターフェース: General。
42GP37/A20MDigital_IO信号端子 GP37/A20M(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: GP37/A20M。対応バス/インターフェース: General。
43VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
44VTRDigital_IO信号端子 VTR(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: VTR。対応バス/インターフェース: General。
45nINITDigital_IO信号端子 nINIT(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nINIT。対応バス/インターフェース: General。
46nSLCTINDigital_IO信号端子 nSLCTIN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nSLCTIN。対応バス/インターフェース: General。
47PD0Digital_IO信号端子 PD0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PD0。対応バス/インターフェース: General。
48PD1Digital_IO信号端子 PD1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PD1。対応バス/インターフェース: General。
49PD2Digital_IO信号端子 PD2(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
50PD3Digital_IO信号端子 PD3(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PD3。対応バス/インターフェース: General。
51PD4Digital_IO信号端子 PD4(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PD4。対応バス/インターフェース: General。
52PD5Digital_IO信号端子 PD5(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PD5。対応バス/インターフェース: General。
53PD6Digital_IO信号端子 PD6(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PD6。対応バス/インターフェース: General。
54PD7Digital_IO信号端子 PD7(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PD7。対応バス/インターフェース: General。
55VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
56SLCTDigital_IO信号端子 SLCT(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SLCT。対応バス/インターフェース: General。
57PEDigital_IO信号端子 PE(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PE。対応バス/インターフェース: General。
58BUSYDigital_IO信号端子 BUSY(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: BUSY。対応バス/インターフェース: General。
59nACKDigital_IO信号端子 nACK(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nACK。対応バス/インターフェース: General。
60nERRORDigital_IO信号端子 nERROR(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nERROR。対応バス/インターフェース: General。
61nALFDigital_IO信号端子 nALF(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nALF。対応バス/インターフェース: General。
62nSTROBEDigital_IO信号端子 nSTROBE(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nSTROBE。対応バス/インターフェース: General。
63nRI1Digital_IO信号端子 nRI1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nRI1。対応バス/インターフェース: General。
64nDCD1Digital_IO信号端子 nDCD1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: nDCD1。対応バス/インターフェース: General。