SCH3223I-7U (WFBGA-84) — Symbol, Footprint IPC-7351B & 3D STEP Model

SCH3223I-7U

MICROCHIPID: C633301WFBGA-84 · 64 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · SCH3223I-7U (WFBGA-84)A2+25V IN ._A3REMOTE1+A5PWM1A7nFPRST / GP3A9nRSMRSTA10GP63B1+12V_INB2VCCP_INB3REMOTE1 -B4HVTRB5FANTACH1B7PWRGD_PSB8PWRGD_OUTB9GP62B10CLKI32B11GP60 / nLED1C1+5V_INC2VTRC10GP61 / nLED2C11GP42 / nIO_PD2TEST VSS =D5HVSSD6GP57 / nDTR2D7PB OUT#_D10SLP SX#_E1CLOCKIE2VSSE4LAD0E8GP56 / nCTS2E10PS ON#_E11PB IN#_F4LAD1L10nDCD1L9nRI1L7VSSL5VTRL3AVSSL2nPCIRST3 / GK11RXD1K10nCTS1K9nRTS1 / SYSOK8nDSR1K7TXD1K5GP27 / nIO_SK4VBATK3VCCK2nPCIRST1 / GK1nPCIRST2 / GJ11GP50 / nRI2J10nDTR1 / SYSOJ2VSSJ1nIDE RSTDRV H10VTRH7GP51 / nDCD2H6PCI RESET#_H5PCI_CLKH2SER_IRQG11GP52 / RXD2G10GP53 / TXD2G8GP54 / nDSR2G4LAD2G2LAD3G1LFRAME#F8GP55 / nRTS2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2D 풋프린트
B1C1E1G1J1K1A2B2C2D2E2G2H2J2K2L2A3B3K3L3B4E4F4G4K4A5B5D5H5K5L5D6H6A7B7D7H7K7L7B8E8F8G8K8A9B9K9L9A10B10C10D10E10G10H10J10K10L10B11C11E11G11J11K11E=6.00mm · Pitch e=0.50mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D CAD 모델
패키지 외형: 6.00mm × 6.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (64/64)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
A2+25V IN ._Power전원 공급 입력 핀 (+25V IN ._ — 3.3V / 5.0V Standard Logic)
A3REMOTE1+I/O다중화 I/O 및 주변장치 핀 REMOTE1+ (General)
A5PWM1I/O다중화 I/O 및 주변장치 핀 PWM1 (PWM)
A7nFPRST / GP30I/O다중화 I/O 및 주변장치 핀 nFPRST / GP30 (General)
A9nRSMRSTI/O다중화 I/O 및 주변장치 핀 nRSMRST (General)
A10GP63I/O다중화 I/O 및 주변장치 핀 GP63 (General)
B1+12V_INI/O다중화 I/O 및 주변장치 핀 +12V_IN (General)
B2VCCP_INPower전원 공급 입력 핀 (VCCP_IN — 3.3V / 5.0V Standard Logic)
B3REMOTE1 -I/O다중화 I/O 및 주변장치 핀 REMOTE1 - (General)
B4HVTRI/O다중화 I/O 및 주변장치 핀 HVTR (General)
B5FANTACH1I/O다중화 I/O 및 주변장치 핀 FANTACH1 (General)
B7PWRGD_PSI/O다중화 I/O 및 주변장치 핀 PWRGD_PS (General)
B8PWRGD_OUTI/O다중화 I/O 및 주변장치 핀 PWRGD_OUT (General)
B9GP62I/O다중화 I/O 및 주변장치 핀 GP62 (General)
B10CLKI32I/O다중화 I/O 및 주변장치 핀 CLKI32 (General)
B11GP60 / nLED1 / WDTI/O다중화 I/O 및 주변장치 핀 GP60 / nLED1 / WDT (General)
C1+5V_INPower전원 공급 입력 핀 (+5V_IN — 3.3V / 5.0V Standard Logic)
C2VTRI/O다중화 I/O 및 주변장치 핀 VTR (General)
C10GP61 / nLED2 / CLKOI/O다중화 I/O 및 주변장치 핀 GP61 / nLED2 / CLKO (General)
C11GP42 / nIO_PMEI/O다중화 I/O 및 주변장치 핀 GP42 / nIO_PME (General)
D2TEST VSS =GND접지 기준 핀 (TEST VSS =)
D5HVSSGND접지 기준 핀 (HVSS)
D6GP57 / nDTR2I/O다중화 I/O 및 주변장치 핀 GP57 / nDTR2 (General)
D7PB OUT#_I/O다중화 I/O 및 주변장치 핀 PB OUT#_ (General)
D10SLP SX#_I/O다중화 I/O 및 주변장치 핀 SLP SX#_ (General)
E1CLOCKII/O다중화 I/O 및 주변장치 핀 CLOCKI (General)
E2VSSGND접지 기준 핀 (VSS)
E4LAD0I/O다중화 I/O 및 주변장치 핀 LAD0 (General)
E8GP56 / nCTS2I/O다중화 I/O 및 주변장치 핀 GP56 / nCTS2 (General)
E10PS ON#_I/O다중화 I/O 및 주변장치 핀 PS ON#_ (General)
E11PB IN#_I/O다중화 I/O 및 주변장치 핀 PB IN#_ (General)
F4LAD1I/O다중화 I/O 및 주변장치 핀 LAD1 (General)
F8GP55 / nRTS2 / RESGENI/O다중화 I/O 및 주변장치 핀 GP55 / nRTS2 / RESGEN (General)
G1LFRAME#I/O다중화 I/O 및 주변장치 핀 LFRAME# (General)
G2LAD3I/O다중화 I/O 및 주변장치 핀 LAD3 (General)
G4LAD2I/O다중화 I/O 및 주변장치 핀 LAD2 (General)
G8GP54 / nDSR2I/O다중화 I/O 및 주변장치 핀 GP54 / nDSR2 (General)
G10GP53 / TXD2I/O다중화 I/O 및 주변장치 핀 GP53 / TXD2 (UART)
G11GP52 / RXD2I/O다중화 I/O 및 주변장치 핀 GP52 / RXD2 (UART)
H2SER_IRQI/O다중화 I/O 및 주변장치 핀 SER_IRQ (General)
H5PCI_CLKI/O다중화 I/O 및 주변장치 핀 PCI_CLK (General)
H6PCI RESET#_I시스템 활성화 및 하드웨어 리셋 (PCI RESET#_)
H7GP51 / nDCD2I/O다중화 I/O 및 주변장치 핀 GP51 / nDCD2 (General)
H10VTRI/O다중화 I/O 및 주변장치 핀 VTR (General)
J1nIDE RSTDRV / GP44_I/O다중화 I/O 및 주변장치 핀 nIDE RSTDRV / GP44_ (General)
J2VSSGND접지 기준 핀 (VSS)
J10nDTR1 / SYSOPT1I/O다중화 I/O 및 주변장치 핀 nDTR1 / SYSOPT1 (General)
J11GP50 / nRI2I/O다중화 I/O 및 주변장치 핀 GP50 / nRI2 (General)
K1nPCIRST2 / GP46I/O다중화 I/O 및 주변장치 핀 nPCIRST2 / GP46 (General)
K2nPCIRST1 / GP45I/O다중화 I/O 및 주변장치 핀 nPCIRST1 / GP45 (General)
K3VCCPower전원 공급 입력 핀 (VCC — 3.3V / 5.0V Standard Logic)
K4VBATPower전원 공급 입력 핀 (VBAT — 3.3V / 5.0V Standard Logic)
K5GP27 / nIO_SMII/O다중화 I/O 및 주변장치 핀 GP27 / nIO_SMI (General)
K7TXD1I/O다중화 I/O 및 주변장치 핀 TXD1 (UART)
K8nDSR1I/O다중화 I/O 및 주변장치 핀 nDSR1 (General)
K9nRTS1 / SYSOPT0I/O다중화 I/O 및 주변장치 핀 nRTS1 / SYSOPT0 (General)
K10nCTS1I/O다중화 I/O 및 주변장치 핀 nCTS1 (General)
K11RXD1I/O다중화 I/O 및 주변장치 핀 RXD1 (UART)
L2nPCIRST3 / GP47I/O다중화 I/O 및 주변장치 핀 nPCIRST3 / GP47 (General)
L3AVSSGND접지 기준 핀 (AVSS)
L5VTRI/O다중화 I/O 및 주변장치 핀 VTR (General)
L7VSSGND접지 기준 핀 (VSS)
L9nRI1I/O다중화 I/O 및 주변장치 핀 nRI1 (General)
L10nDCD1I/O다중화 I/O 및 주변장치 핀 nDCD1 (General)
PIN A2 +25V IN ._
Power
전원 공급 입력 핀 (+25V IN ._ — 3.3V / 5.0V Standard Logic)
설계 권장 사항: +25V IN ._
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 8 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: SCH3223I-7U (MICROCHIP · WFBGA-84)
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
SCH3223I-7U (WFBGA-84) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
SCH3223I-7U (WFBGA-84) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (64 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
SCH3223I-7U (WFBGA-84) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
SCH3223I-7U (WFBGA-84) - 4. 패키지 외형 치수 (D×E×A)
WFBGA-84 · 6.00×6.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
SCH3223I-7U (WFBGA-84) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (64 Pads)확대 ›
6. 응용 회로도SCHEMATIC
SCH3223I-7U (WFBGA-84) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (8개 도면 · 1/1 페이지)
SCH3223 제품군의 원본 도면 8개 중 1–8번째 표시 중
P1 · p01_fig01377×200px
SCH3223I-7U (WFBGA-84) — LPC IO with Reset Generation, HWM and
LPC IO with Reset Generation, HWM and
P5 · p05_fig011650×1453px
SCH3223I-7U (WFBGA-84) — FIGURE 2-1: SCH3223 64-BALL WFBGA FOOTPRINT DIAGRAM, TOP VIEW
FIGURE 2-1: SCH3223 64-BALL WFBGA FOOTPRINT DIAGRAM, TOP VIEW
P5 · p05_fig01P5
SCH3223I-7U (WFBGA-84) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)
P6 · p06_fig011778×2734px
SCH3223I-7U (WFBGA-84) — SCH3223 | DS00002028B-page 6  2015 Microchip Technology Inc. | 2.1 SCH3223 Pin Layout Summary | TABLE 2-1: SCH3223 SUMMARY | Ball# Function (Note 1) | B1 +12V_IN | C1 +5V_IN | C2 VTR | D2 TEST=VSS | E2 VSS | E1 CLOCKI | E4 LAD0 | F4 LAD1 |
SCH3223 | DS00002028B-page 6  2015 Microchip Technology Inc. | 2.1 SCH3223 Pin Layout Summary | TABLE 2-1: SCH3223 SUMMARY | Ball# Function (Note 1) | B1 +12V_IN | C1 +5V_IN | C2 VTR | D2 TEST=VSS | E2 VSS | E1 CLOCKI | E4 LAD0 | F4 LAD1 |
P6 · p06_fig01P6
SCH3223I-7U (WFBGA-84) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)
P35 · p35_fig011782×1503px
SCH3223I-7U (WFBGA-84) — FIGURE 7-3: HALF DUPLEX OPERATION WITH DIRECTION CONTROL
FIGURE 7-3: HALF DUPLEX OPERATION WITH DIRECTION CONTROL
P188 · p188_fig011777×2329px
SCH3223I-7U (WFBGA-84) — FIGURE 27-1: 64-Ball WFBGA Package Outline; 6x6 mm Body, 0.5mm Pitch (0.65 compatible)
FIGURE 27-1: 64-Ball WFBGA Package Outline; 6x6 mm Body, 0.5mm Pitch (0.65 compatible)
P188 · p188_fig02144×361px
SCH3223I-7U (WFBGA-84) — ;
;

전기적 사양 & 상세 부품 사양 (SCH3223I-7U)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:SCH3223I-7U (WFBGA-84) 부품은 84핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 6.00 × 6.00 × 1.35 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 UART, ADC, PWM 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
19MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
6.00 × 6.00 × 1.35 mm (A1=0.30 mm)
패키지 패밀리: BGA (WFBGA-84)
핀 수 및 리드 피치N / e
84 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
UART, ADC, PWM
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼64 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트64 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (WFBGA-84)

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
6.00 × 6.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.35mm · e=0.50mm
패드 크기 (W × L)Level B
0.20 × 0.20 mm
핀 수 / 총 패드 수Topology
64P / 64Pad (BGA_GRID)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
WFBGA-84
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — SCH3223I-7U (WFBGA-84)

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

SCH3223I-7U (WFBGA-84)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 SCH3223I-7U(WFBGA-84 패키지)은 핀 피치 0.50 mm의 64핀 소자입니다. 주요 핀 구성: A2 (+25V IN ._: 전원 공급 입력 핀 (+25V IN ._ — 3.3V / 5.0V Standard Logic)), A3 (REMOTE1+: 다중화 I/O 및 주변장치 핀 REMOTE1+ (General)), A5 (PWM1: 다중화 I/O 및 주변장치 핀 PWM1 (PWM)), A7 (nFPRST / GP30: 다중화 I/O 및 주변장치 핀 nFPRST / GP30 (General)), A9 (nRSMRST: 다중화 I/O 및 주변장치 핀 nRSMRST (General)), A10 (GP63: 다중화 I/O 및 주변장치 핀 GP63 (General)).

SCH3223I-7U의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 SCH3223I-7U(WFBGA-84) 본체 크기는 6.00 × 6.00 mm, 피치 e = 0.50 mm이며 총 64개의 구리 패드로 구성됩니다.

SCH3223I-7U용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 SCH3223I-7U(MICROCHIP, WFBGA-84)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (64 핀) 및 SCH3223 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
A2+25V IN ._Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (+25V IN ._, 최대 정격: 5.5V)입니다.
A3REMOTE1+Digital_IO신호 단자 REMOTE1+ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): REMOTE1+. 지원 버스 프로토콜: General.
A5PWM1Digital_IO신호 단자 PWM1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PWM1. 지원 버스 프로토콜: PWM.
A7nFPRST / GP30Digital_IO신호 단자 nFPRST / GP30 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nFPRST / GP30. 지원 버스 프로토콜: General.
A9nRSMRSTDigital_IO신호 단자 nRSMRST (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nRSMRST. 지원 버스 프로토콜: General.
A10GP63Digital_IO신호 단자 GP63 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP63. 지원 버스 프로토콜: General.
B1+12V_INDigital_IO신호 단자 +12V_IN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): +12V_IN. 지원 버스 프로토콜: General.
B2VCCP_INPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCCP_IN, 최대 정격: 5.5V)입니다.
B3REMOTE1 -Digital_IO신호 단자 REMOTE1 - (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): REMOTE1 -. 지원 버스 프로토콜: General.
B4HVTRDigital_IO신호 단자 HVTR (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): HVTR. 지원 버스 프로토콜: General.
B5FANTACH1RF_50Ohm신호 단자 FANTACH1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): FANTACH1. 지원 버스 프로토콜: General.
B7PWRGD_PSDigital_IO신호 단자 PWRGD_PS (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PWRGD_PS. 지원 버스 프로토콜: General.
B8PWRGD_OUTDigital_IO신호 단자 PWRGD_OUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PWRGD_OUT. 지원 버스 프로토콜: General.
B9GP62Digital_IO신호 단자 GP62 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP62. 지원 버스 프로토콜: General.
B10CLKI32Digital_IO신호 단자 CLKI32 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CLKI32. 지원 버스 프로토콜: General.
B11GP60 / nLED1 / WDTDigital_IO신호 단자 GP60 / nLED1 / WDT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP60 / nLED1 / WDT. 지원 버스 프로토콜: General.
C1+5V_INPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (+5V_IN, 최대 정격: 5.5V)입니다.
C2VTRDigital_IO신호 단자 VTR (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VTR. 지원 버스 프로토콜: General.
C10GP61 / nLED2 / CLKODigital_IO신호 단자 GP61 / nLED2 / CLKO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP61 / nLED2 / CLKO. 지원 버스 프로토콜: General.
C11GP42 / nIO_PMEDigital_IO신호 단자 GP42 / nIO_PME (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP42 / nIO_PME. 지원 버스 프로토콜: General.
D2TEST VSS =GND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (TEST VSS =)입니다.
D5HVSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (HVSS)입니다.
D6GP57 / nDTR2Digital_IO신호 단자 GP57 / nDTR2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP57 / nDTR2. 지원 버스 프로토콜: General.
D7PB OUT#_Digital_IO신호 단자 PB OUT#_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB OUT#_. 지원 버스 프로토콜: General.
D10SLP SX#_Digital_IO신호 단자 SLP SX#_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SLP SX#_. 지원 버스 프로토콜: General.
E1CLOCKIDigital_IO신호 단자 CLOCKI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CLOCKI. 지원 버스 프로토콜: General.
E2VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
E4LAD0Digital_IO신호 단자 LAD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LAD0. 지원 버스 프로토콜: General.
E8GP56 / nCTS2Digital_IO신호 단자 GP56 / nCTS2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP56 / nCTS2. 지원 버스 프로토콜: General.
E10PS ON#_Digital_IO신호 단자 PS ON#_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PS ON#_. 지원 버스 프로토콜: General.
E11PB IN#_Digital_IO신호 단자 PB IN#_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB IN#_. 지원 버스 프로토콜: General.
F4LAD1Digital_IO신호 단자 LAD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LAD1. 지원 버스 프로토콜: General.
F8GP55 / nRTS2 / RESGENDigital_IO신호 단자 GP55 / nRTS2 / RESGEN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP55 / nRTS2 / RESGEN. 지원 버스 프로토콜: General.
G1LFRAME#Digital_IO신호 단자 LFRAME# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LFRAME#. 지원 버스 프로토콜: General.
G2LAD3Digital_IO신호 단자 LAD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LAD3. 지원 버스 프로토콜: General.
G4LAD2Digital_IO신호 단자 LAD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LAD2. 지원 버스 프로토콜: General.
G8GP54 / nDSR2Digital_IO신호 단자 GP54 / nDSR2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP54 / nDSR2. 지원 버스 프로토콜: General.
G10GP53 / TXD2Digital_IO신호 단자 GP53 / TXD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP53 / TXD2. 지원 버스 프로토콜: UART.
G11GP52 / RXD2Digital_IO신호 단자 GP52 / RXD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP52 / RXD2. 지원 버스 프로토콜: UART.
H2SER_IRQDigital_IO신호 단자 SER_IRQ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SER_IRQ. 지원 버스 프로토콜: General.
H5PCI_CLKDigital_IO신호 단자 PCI_CLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PCI_CLK. 지원 버스 프로토콜: General.
H6PCI RESET#_Digital_IO로우 액티브 하드웨어 리셋 단자 (PCI RESET#_): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
H7GP51 / nDCD2Digital_IO신호 단자 GP51 / nDCD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP51 / nDCD2. 지원 버스 프로토콜: General.
H10VTRDigital_IO신호 단자 VTR (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VTR. 지원 버스 프로토콜: General.
J1nIDE RSTDRV / GP44_Digital_IO신호 단자 nIDE RSTDRV / GP44_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nIDE RSTDRV / GP44_. 지원 버스 프로토콜: General.
J2VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
J10nDTR1 / SYSOPT1Digital_IO신호 단자 nDTR1 / SYSOPT1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nDTR1 / SYSOPT1. 지원 버스 프로토콜: General.
J11GP50 / nRI2Digital_IO신호 단자 GP50 / nRI2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP50 / nRI2. 지원 버스 프로토콜: General.
K1nPCIRST2 / GP46Digital_IO신호 단자 nPCIRST2 / GP46 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nPCIRST2 / GP46. 지원 버스 프로토콜: General.
K2nPCIRST1 / GP45Digital_IO신호 단자 nPCIRST1 / GP45 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nPCIRST1 / GP45. 지원 버스 프로토콜: General.
K3VCCPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC, 최대 정격: 5.5V)입니다.
K4VBATPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VBAT, 최대 정격: 5.5V)입니다.
K5GP27 / nIO_SMIDigital_IO신호 단자 GP27 / nIO_SMI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GP27 / nIO_SMI. 지원 버스 프로토콜: General.
K7TXD1Digital_IO신호 단자 TXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD1. 지원 버스 프로토콜: UART.
K8nDSR1Digital_IO신호 단자 nDSR1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nDSR1. 지원 버스 프로토콜: General.
K9nRTS1 / SYSOPT0Digital_IO신호 단자 nRTS1 / SYSOPT0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nRTS1 / SYSOPT0. 지원 버스 프로토콜: General.
K10nCTS1Digital_IO신호 단자 nCTS1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nCTS1. 지원 버스 프로토콜: General.
K11RXD1Digital_IO신호 단자 RXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD1. 지원 버스 프로토콜: UART.
L2nPCIRST3 / GP47Digital_IO신호 단자 nPCIRST3 / GP47 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nPCIRST3 / GP47. 지원 버스 프로토콜: General.
L3AVSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (AVSS)입니다.
L5VTRDigital_IO신호 단자 VTR (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VTR. 지원 버스 프로토콜: General.
L7VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
L9nRI1Digital_IO신호 단자 nRI1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nRI1. 지원 버스 프로토콜: General.
L10nDCD1Digital_IO신호 단자 nDCD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): nDCD1. 지원 버스 프로토콜: General.