ChipDocs.org
⌘K
2284 部品PDFアップロード
PIC12F1822-I/P (DIP-8) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC12F1822-I/P

MICROCHIPID: C9783DIP-8 · 8 ピン · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · PIC12F1822-I/P (DIP-8)1VDD2RA53RA44RA3/MCLR/VPP8VSS7RA0/ICSPDAT6RA1/ICSPCLK5RA2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.810.25.10-5.1-10.2mm
2. 2Dフットプリント
12345678E=3.00mm · Pitch e=2.54mmD=3.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 3.00mm × 3.00mm · ピッチ: 2.54mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (8/8)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDPower電源供給入力 (VDD — 1.8V-3.6V)
2RA5I/OマルチプレクスI/O・ペリフェラル端子 RA5 (General)
3RA4I/OマルチプレクスI/O・ペリフェラル端子 RA4 (General)
4RA3/MCLR/VPPI/OマルチプレクスI/O・ペリフェラル端子 RA3/MCLR/VPP (General)
5RA2I/OマルチプレクスI/O・ペリフェラル端子 RA2 (General)
6RA1/ICSPCLKI/OマルチプレクスI/O・ペリフェラル端子 RA1/ICSPCLK (General)
7RA0/ICSPDATI/OマルチプレクスI/O・ペリフェラル端子 RA0/ICSPDAT (General)
8VSSGNDグラウンド基準端子 (VSS)
PIN 1 VDD
Power
電源供給入力 (VDD — 1.8V-3.6V)
設計上の注意点: VDD
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 16 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: PIC12F1822-I/P (MICROCHIP · DIP-8)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
PIC12F1822-I/P (DIP-8) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
PIC12F1822-I/P (DIP-8) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (8ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
PIC12F1822-I/P (DIP-8) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
PIC12F1822-I/P (DIP-8) - 4. パッケージ外形寸法図 (D×E×A)
DIP-8 · 3.00×3.00mm · ピッチ 2.54mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
PIC12F1822-I/P (DIP-8) - 5. 推奨PCBフットプリント
IPC-7351B パッド (8 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
PIC12F1822-I/P (DIP-8) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (16 点 · 1/2 ページ)
PIC12F1822 シリーズの切り抜きなし原本図面 16 点中 1–12 点目を表示
P371 · p371_fig01パッケージ完全一致
PIC12F1822-I/P (DIP-8) — PIC12F/LF1822/16F/LF1823
PIC12F/LF1822/16F/LF1823
P2 · p02_fig011777×1640px
PIC12F1822-I/P (DIP-8) — DS41413A-page 2 Preliminary  2010 Microchip Technology Inc. | Trademarks | FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Te
DS41413A-page 2 Preliminary  2010 Microchip Technology Inc. | Trademarks | FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Te
P2 · p02_fig02782×281px
PIC12F1822-I/P (DIP-8) — ISBN: 978-1-60932-051-5
ISBN: 978-1-60932-051-5
P127 · p127_fig011582×803px
PIC12F1822-I/P (DIP-8) — FIGURE 13-1: INTERRUPT-ON-CHANGE BLOCK DIAGRAM
FIGURE 13-1: INTERRUPT-ON-CHANGE BLOCK DIAGRAM
P200 · p200_fig011753×534px
PIC12F1822-I/P (DIP-8) — FIGURE 23-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 23-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
P202 · p202_fig011766×890px
PIC12F1822-I/P (DIP-8) — FIGURE 23-2: COMPARE MODE OPERATION BLOCK DIAGRAM
FIGURE 23-2: COMPARE MODE OPERATION BLOCK DIAGRAM
P202 · p202_fig021628×255px
PIC12F1822-I/P (DIP-8) — DS41413A-page 202 Preliminary  2010 Microchip Technology Inc.
DS41413A-page 202 Preliminary  2010 Microchip Technology Inc.
P219 · p219_fig011698×565px
PIC12F1822-I/P (DIP-8) — FIGURE 23-19: EXAMPLE OF STEERING EVENT AT END OF INSTRUCTION (STR1SYNC = 0)
FIGURE 23-19: EXAMPLE OF STEERING EVENT AT END OF INSTRUCTION (STR1SYNC = 0)
P219 · p219_fig021777×721px
PIC12F1822-I/P (DIP-8) — FIGURE 23-20: EXAMPLE OF STEERING EVENT AT BEGINNING OF INSTRUCTION (STR1SYNC = 1)
FIGURE 23-20: EXAMPLE OF STEERING EVENT AT BEGINNING OF INSTRUCTION (STR1SYNC = 1)
P317 · p317_fig011416×1013px
PIC12F1822-I/P (DIP-8) — FIGURE 27-4: TYPICAL CONNECTION FOR ICSP™ PROGRAMMING
FIGURE 27-4: TYPICAL CONNECTION FOR ICSP™ PROGRAMMING
P317 · p317_fig01P317
PIC12F1822-I/P (DIP-8) — Datasheet Page 317 (p317_fig01)
Datasheet Page 317 (p317_fig01)
P340 · p340_fig011797×2127px
PIC12F1822-I/P (DIP-8) — PIC12F/LF1822/16F/LF1823
PIC12F/LF1822/16F/LF1823
1 / 2 ページ (16 点の抽出図面)

電気仕様 & 部品詳細スペック (PIC12F1822-I/P)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:PIC12F1822-I/P (DIP-8) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 3.00 × 3.50 mm（ピンピッチ e = 2.54 mm）です。動作電源電圧 1.8V-3.6V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, SPI, I2C, ADC, DAC, PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V-3.6V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
32 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 3.00 × 3.50 mm (A1=0.51 mm)
パッケージ系列: DIP (DIP-8)
ピン数・リードピッチN / e
8 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, SPI, I2C, ADC, DAC, PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル8 ピン自動バス分類
OK
IPC-7351B フットプリント8 パッド · ピッチ 2.54mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (DIP-8)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=3.50mm · e=2.54mm
パッド寸法 (W × L)Level B
1.60 × 1.60 mm
ピン数 / 総パッド数Topology
8P / 8Pad (THT_DIP)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
DIP-8
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — PIC12F1822-I/P (DIP-8)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

PIC12F1822-I/P (DIP-8) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 PIC12F1822-I/P (DIP-8 パッケージ) は全 8 ピン構成で、ピンピッチは 2.54 mm、動作電源電圧範囲 VCC は 1.8V-3.6V です。主なピン：1 (VDD: 電源供給入力 (VDD — 1.8V-3.6V)), 2 (RA5: マルチプレクスI/O・ペリフェラル端子 RA5 (General)), 3 (RA4: マルチプレクスI/O・ペリフェラル端子 RA4 (General)), 4 (RA3/MCLR/VPP: マルチプレクスI/O・ペリフェラル端子 RA3/MCLR/VPP (General)), 5 (RA2: マルチプレクスI/O・ペリフェラル端子 RA2 (General)), 6 (RA1/ICSPCLK: マルチプレクスI/O・ペリフェラル端子 RA1/ICSPCLK (General))。

PIC12F1822-I/P の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC12F1822-I/P (DIP-8) の本体外形は 3.00 × 3.00 mm、ピッチ e = 2.54 mm、合計 8 パッドで構成されています。

PIC12F1822-I/P の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC12F1822-I/P (MICROCHIP, DIP-8) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (8 ピン) & PIC12F1822 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDPower_In1.8V-3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
2RA5Digital_IO信号端子 RA5（方向: I/O、電圧域: 1.8V-3.6V）。多重化オルタネート機能: RA5。対応バス/インターフェース: General。
3RA4Digital_IO信号端子 RA4（方向: I/O、電圧域: 1.8V-3.6V）。多重化オルタネート機能: RA4。対応バス/インターフェース: General。
4RA3/MCLR/VPPDigital_IO信号端子 RA3/MCLR/VPP（方向: I/O、電圧域: 1.8V-3.6V）。多重化オルタネート機能: RA3/MCLR/VPP。対応バス/インターフェース: General。
5RA2Digital_IO信号端子 RA2（方向: I/O、電圧域: 1.8V-3.6V）。多重化オルタネート機能: RA2。対応バス/インターフェース: General。
6RA1/ICSPCLKDigital_IO信号端子 RA1/ICSPCLK（方向: I/O、電圧域: 1.8V-3.6V）。多重化オルタネート機能: RA1/ICSPCLK。対応バス/インターフェース: General。
7RA0/ICSPDATDigital_IO信号端子 RA0/ICSPDAT（方向: I/O、電圧域: 1.8V-3.6V）。多重化オルタネート機能: RA0/ICSPDAT。対応バス/インターフェース: General。
8VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
探索部品パッケージメーカーアップロード