機械寸法 & ランドパターン (MLF-8(2x2))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
2.00 × 2.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.75mm · e=0.50mm
パッド寸法 (W × L)Level B
0.25 × 0.60 mm
ピン数 / 総パッド数Topology
9P / 9Pad (CUSTOM_ARRAY)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | Per application circuit MLF-8(2x2) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — MIC5330-OGYML (MLF-8(2x2))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答MIC5330-OGYML (MLF-8(2x2)) のピン配置 (Pinout) および電源電圧仕様は？
MICROCHIP 製 MIC5330-OGYML (MLF-8(2x2) パッケージ) は全 9 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 2.3V to 5.5V です。主なピン：1 (VIN: 電源供給入力 (VIN — 2.3V to 5.5V)), 2 (GND: グラウンド基準端子 (GND)), 3 (BYP: マルチプレクスI/O・ペリフェラル端子 BYP (General)), 4 (EN2: マルチプレクスI/O・ペリフェラル端子 EN2 (General)), 5 (EN1: マルチプレクスI/O・ペリフェラル端子 EN1 (General)), 6 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General))。
MIC5330-OGYML の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、MIC5330-OGYML (MLF-8(2x2)) の本体外形は 2.00 × 2.00 mm、ピッチ e = 0.50 mm、合計 9 パッドで構成されています。
MIC5330-OGYML の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MIC5330-OGYML (MICROCHIP, MLF-8(2x2)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (9 ピン) & MIC5330 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | VIN | Power_In | 2.3V to 5.5V 電源ドメインで動作する正電源入力端子 (VIN、最大定格: 5.5V) です。 |
| 2 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 3 | BYP | Digital_IO | 信号端子 BYP（方向: I/O、電圧域: 2.3V to 5.5V）。多重化オルタネート機能: BYP。対応バス/インターフェース: General。 |
| 4 | EN2 | Digital_IO | 信号端子 EN2（方向: I/O、電圧域: 2.3V to 5.5V）。多重化オルタネート機能: EN2。対応バス/インターフェース: General。 |
| 5 | EN1 | Digital_IO | 信号端子 EN1（方向: I/O、電圧域: 2.3V to 5.5V）。多重化オルタネート機能: EN1。対応バス/インターフェース: General。 |
| 6 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 2.3V to 5.5V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 7 | VOUT2 | Power_In | 2.3V to 5.5V 電源ドメインで動作する正電源入力端子 (VOUT2、最大定格: 5.5V) です。 |
| 8 | VOUT1 | Power_In | 2.3V to 5.5V 電源ドメインで動作する正電源入力端子 (VOUT1、最大定格: 5.5V) です。 |
| 9 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |