ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP1665T-E/MRA

MICROCHIPID: C623055VQFN-10-EP(2x2) · 10 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · MCP1665T-E/MRA (VQFN-10-EP(2x2))1P GND2P GND3S GND4V FB5MODE10P GND9SW8SW7EN6V INGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2D-FOOTPRINT
12345678910E=2.00mm · Pitch e=0.50mmD=2.00mm-3-2-1012343210-1-2-3mm
3. 3D-MODELL
Gehäusekörper: 2.00mm × 2.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (10/10)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1P GNDGNDMasseanschluss (P GND)
2P GNDGNDMasseanschluss (P GND)
3S GNDGNDMasseanschluss (S GND)
4V FBI/OMultiplex-I/O- & Peripherie-Pin V FB (General)
5MODEI/OMultiplex-I/O- & Peripherie-Pin MODE (General)
6V INI/OMultiplex-I/O- & Peripherie-Pin V IN (General)
7ENISystemfreigabe & Hardware-Reset (EN)
8SWI/OMultiplex-I/O- & Peripherie-Pin SW (General)
9SWI/OMultiplex-I/O- & Peripherie-Pin SW (General)
10P GNDGNDMasseanschluss (P GND)
PIN 1 P GND
GND
Masseanschluss (P GND)
Designhinweis: PowerGroundPin
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 25 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: MCP1665T-E/MRA (MICROCHIP · VQFN-10-EP(2x2))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (10 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 4. Gehäuseabmessungen (D×E×A)
VQFN-10-EP(2x2) · 2.00×2.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (10 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (25 Abb. · Seite 1/3)
Zeige 1–12 von 25 unbeschnittenen Originalzeichnungen für MCP1665
P1 · p01_fig01376×200px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — High-Voltage 3.6A Integrated Switch PFM/PWM Boost Regulator
High-Voltage 3.6A Integrated Switch PFM/PWM Boost Regulator
P1 · p01_fig021777×689px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) —  2017 Microchip Technology Inc. DS20005872A-page 1 | Applications | Package Types | *Includes Exposed Thermal Pad (EP); see Table 3-1 | SGND | PGND | FB | SW | EN | 1 | 2 | 3 4 | 9 | 8 | 7 6 VIN | SW PGND | EP | 0 | PGND | MODE | 10 | 5 |
 2017 Microchip Technology Inc. DS20005872A-page 1 | Applications | Package Types | *Includes Exposed Thermal Pad (EP); see Table 3-1 | SGND | PGND | FB | SW | EN | 1 | 2 | 3 4 | 9 | 8 | 7 6 VIN | SW PGND | EP | 0 | PGND | MODE | 10 | 5 |
P2 · p02_fig011158×686px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — D
D
P2 · p02_fig021782×1758px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — DS20005872A-page 2  2017 Microchip Technology Inc. | Best Efficiency vs. IOUT | GND | VFB | VOUT 24V, >350 mA | COUT 4x10 µF | CIN 2x10 µF | L 10 µH | SW | 383 k | 20 k EN | + | - | Li-Ion | RTOP | RBOT | VIN 3.3V-4.2V | D | VIN | MCP166
DS20005872A-page 2  2017 Microchip Technology Inc. | Best Efficiency vs. IOUT | GND | VFB | VOUT 24V, >350 mA | COUT 4x10 µF | CIN 2x10 µF | L 10 µH | SW | 383 k | 20 k EN | + | - | Li-Ion | RTOP | RBOT | VIN 3.3V-4.2V | D | VIN | MCP166
P2 · p02_fig01P2
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P8 · p08_fig011777×607px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
P8 · p08_fig02787×363px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
P8 · p08_fig03783×388px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
P8 · p08_fig041777×610px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
P8 · p08_fig05837×367px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
P8 · p08_fig06785×388px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-18: High-Load PWM Mode Waveforms.
FIGURE 2-18: High-Load PWM Mode Waveforms.
P8 · p08_fig071777×608px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-18: High-Load PWM Mode Waveforms.
FIGURE 2-18: High-Load PWM Mode Waveforms.
Seite 1 / 3 (25 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (MCP1665T-E/MRA)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:MCP1665T-E/MRA (VQFN-10-EP(2x2)) ist ein 10-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 2.00 × 2.00 × 0.90 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 2.9V to 5V Versorgungsspannung, 65°C to +150°C Temperaturbereich und PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
2.9V to 5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
65°C to +150°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
500 kHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
2.00 × 2.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (VQFN-10-EP(2x2))
Pinanzahl & RastermaßN / e
10 Pins | Pitch e = 0.50 mm (19.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol10 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint10 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (VQFN-10-EP(2x2))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
2.00 × 2.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 0.70 mm
Pins / Gesamt-PadsTopology
10P / 10Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
VQFN-10-EP(2x2)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — MCP1665T-E/MRA (VQFN-10-EP(2x2))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des MCP1665T-E/MRA (VQFN-10-EP(2x2))?

Das Bauteil MCP1665T-E/MRA von MICROCHIP im VQFN-10-EP(2x2)-Gehäuse besitzt 10 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 2.9V to 5V. Wichtige Pins: 1 (P GND: Masseanschluss (P GND)), 2 (P GND: Masseanschluss (P GND)), 3 (S GND: Masseanschluss (S GND)), 4 (V FB: Multiplex-I/O- & Peripherie-Pin V FB (General)), 5 (MODE: Multiplex-I/O- & Peripherie-Pin MODE (General)), 6 (V IN: Multiplex-I/O- & Peripherie-Pin V IN (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der MCP1665T-E/MRA?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des MCP1665T-E/MRA (VQFN-10-EP(2x2)) 2.00 × 2.00 mm bei einem Pitch e = 0.50 mm und 10 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für MCP1665T-E/MRA heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für MCP1665T-E/MRA (MICROCHIP, VQFN-10-EP(2x2)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (10 Pins) & MCP1665 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1P GNDGNDElektrischer 0V-Masserückführungsanschluss (P GND) für Kernlogik, I/O-Treiber und Analogblöcke.
2P GNDGNDElektrischer 0V-Masserückführungsanschluss (P GND) für Kernlogik, I/O-Treiber und Analogblöcke.
3S GNDGNDElektrischer 0V-Masserückführungsanschluss (S GND) für Kernlogik, I/O-Treiber und Analogblöcke.
4V FBDigital_IOSignalanschluss V FB (Richtung: I/O, Spannungsbereich: 2.9V to 5V). Alternative Multiplex-Funktionen: V FB. Unterstützte Bus-Schnittstellen: General.
5MODEDigital_IOSignalanschluss MODE (Richtung: I/O, Spannungsbereich: 2.9V to 5V). Alternative Multiplex-Funktionen: MODE. Unterstützte Bus-Schnittstellen: General.
6V INDigital_IOSignalanschluss V IN (Richtung: I/O, Spannungsbereich: 2.9V to 5V). Alternative Multiplex-Funktionen: V IN. Unterstützte Bus-Schnittstellen: General.
7ENDigital_IOChip-Freigabe- und Reset-Steuereingang (EN): High aktiviert den Chip; Low versetzt ihn in den Reset-/Abschaltzustand.
8SWDigital_IOSignalanschluss SW (Richtung: I/O, Spannungsbereich: 2.9V to 5V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General.
9SWDigital_IOSignalanschluss SW (Richtung: I/O, Spannungsbereich: 2.9V to 5V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General.
10P GNDGNDElektrischer 0V-Masserückführungsanschluss (P GND) für Kernlogik, I/O-Treiber und Analogblöcke.
EntdeckenBauteileGehäuseHerstellerUpload