Mechanische Abmessungen & Land Pattern (QFN-12(2x2))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-12(2x2) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — LX7180A-31CLQ-TR (QFN-12(2x2))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des LX7180A-31CLQ-TR (QFN-12(2x2))?
Das Bauteil LX7180A-31CLQ-TR von MICROCHIP im QFN-12(2x2)-Gehäuse besitzt 12 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 3.0 V - 5.5 V. Wichtige Pins: 1 (PVIN: Versorgungsspannungseingang (PVIN — 3.0 V - 5.5 V)), 2 (SW: Multiplex-I/O- & Peripherie-Pin SW (General)), 3 (PGND: Masseanschluss (PGND)), 4 (AGND: Masseanschluss (AGND)), 5 (SCL: Multiplex-I/O- & Peripherie-Pin SCL (I2C)), 6 (SDA: Multiplex-I/O- & Peripherie-Pin SDA (I2C)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der LX7180A-31CLQ-TR?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des LX7180A-31CLQ-TR (QFN-12(2x2)) 2.00 × 2.00 mm bei einem Pitch e = 0.50 mm und 12 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für LX7180A-31CLQ-TR heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für LX7180A-31CLQ-TR (MICROCHIP, QFN-12(2x2)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (12 Pins) & LX7180 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | PVIN | Power_In | Positiver Versorgungseingang (PVIN) im Spannungsbereich 3.0 V - 5.5 V (Max. 5.5V). |
| 2 | SW | Digital_IO | Signalanschluss SW (Richtung: I/O, Spannungsbereich: 3.0 V - 5.5 V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General. |
| 3 | PGND | GND | Elektrischer 0V-Masserückführungsanschluss (PGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 4 | AGND | GND | Elektrischer 0V-Masserückführungsanschluss (AGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 5 | SCL | Digital_IO | Signalanschluss SCL (Richtung: I/O, Spannungsbereich: 3.0 V - 5.5 V). Alternative Multiplex-Funktionen: SCL. Unterstützte Bus-Schnittstellen: I2C. |
| 6 | SDA | Digital_IO | Signalanschluss SDA (Richtung: I/O, Spannungsbereich: 3.0 V - 5.5 V). Alternative Multiplex-Funktionen: SDA. Unterstützte Bus-Schnittstellen: I2C. |
| 7 | FB | Digital_IO | Signalanschluss FB (Richtung: I/O, Spannungsbereich: 3.0 V - 5.5 V). Alternative Multiplex-Funktionen: FB. Unterstützte Bus-Schnittstellen: General. |
| 8 | EN | Digital_IO | Chip-Freigabe- und Reset-Steuereingang (EN): High aktiviert den Chip; Low versetzt ihn in den Reset-/Abschaltzustand. |
| 9 | PG | Open_Drain | Signalanschluss PG (Richtung: I/O, Spannungsbereich: 3.0 V - 5.5 V). Alternative Multiplex-Funktionen: PG. Unterstützte Bus-Schnittstellen: General. |
| 10 | PVIN | Power_In | Positiver Versorgungseingang (PVIN) im Spannungsbereich 3.0 V - 5.5 V (Max. 5.5V). |
| 11 | SW | Digital_IO | Signalanschluss SW (Richtung: I/O, Spannungsbereich: 3.0 V - 5.5 V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General. |
| 12 | PGND | GND | Elektrischer 0V-Masserückführungsanschluss (PGND) für Kernlogik, I/O-Treiber und Analogblöcke. |