ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
LAN8187I-JT (TQFP-64(10x10)) — Symbol, Footprint IPC-7351B & 3D STEP Model

LAN8187I-JT

MICROCHIPID: C184729TQFP-64(10x10) · 64 Pins · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · LAN8187I-JT (TQFP-64(10x10))1GPO0/RMII2GPO1/PHYAD43GPO24MODE05MODE16MODE27VSS18NC9VSS710VSS811NC12NC13VDD3314VDD_CORE15VSS216SPEED100/PHY17LINK/PHYAD118NC19ACTIVITY/PHY20FDUPLEX/PHYA21NC22XTAL223CLKIN/XTAL124VSS325nRST26MDIO27MDC28VSS429RXD3/nINTSEL30RXD231RXD132RXD064NC63REG_EN62VSS661AVDD360AVSS459EXRES158AVSS357AVDD256NC55RXP54RXN53AVDD152AVSS251TXP50TXN49AVSS148CRS47COL/CRS_DV46nINT/TX_ER/T45TXD344TXD243VDDIO42TXD141TXD040VSS539TX_EN38TX_CLK37AMDIX_EN36CH_SELECT35RX_ER/RXD434RX_CLK33RX_DVGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2D-FOOTPRINT
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364E=10.00mm · Pitch e=0.50mmD=10.00mm-9-7-5-3-11357997531-1-3-5-7-9mm
3. 3D-MODELL
Gehäusekörper: 10.00mm × 10.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (64/64)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1GPO0/RMIII/OMultiplex-I/O- & Peripherie-Pin GPO0/RMII (General)
2GPO1/PHYAD4I/OMultiplex-I/O- & Peripherie-Pin GPO1/PHYAD4 (General)
3GPO2I/OMultiplex-I/O- & Peripherie-Pin GPO2 (General)
4MODE0I/OMultiplex-I/O- & Peripherie-Pin MODE0 (General)
5MODE1I/OMultiplex-I/O- & Peripherie-Pin MODE1 (General)
6MODE2I/OMultiplex-I/O- & Peripherie-Pin MODE2 (General)
7VSS1GNDMasseanschluss (VSS1)
8NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
9VSS7GNDMasseanschluss (VSS7)
10VSS8GNDMasseanschluss (VSS8)
11NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
12NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
13VDD33PowerVersorgungsspannungseingang (VDD33 — 3.3V to 1.8V)
14VDD_COREPowerVersorgungsspannungseingang (VDD_CORE — 3.3V to 1.8V)
15VSS2GNDMasseanschluss (VSS2)
16SPEED100/PHYAD0I/OMultiplex-I/O- & Peripherie-Pin SPEED100/PHYAD0 (General)
17LINK/PHYAD1I/OMultiplex-I/O- & Peripherie-Pin LINK/PHYAD1 (General)
18NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
19ACTIVITY/PHYAD2I/OMultiplex-I/O- & Peripherie-Pin ACTIVITY/PHYAD2 (General)
20FDUPLEX/PHYAD3I/OMultiplex-I/O- & Peripherie-Pin FDUPLEX/PHYAD3 (General)
21NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
22XTAL2I/OMultiplex-I/O- & Peripherie-Pin XTAL2 (RTC/CLK)
23CLKIN/XTAL1I/OMultiplex-I/O- & Peripherie-Pin CLKIN/XTAL1 (RTC/CLK)
24VSS3GNDMasseanschluss (VSS3)
25nRSTISystemfreigabe & Hardware-Reset (nRST)
26MDIOI/OMultiplex-I/O- & Peripherie-Pin MDIO (General)
27MDCI/OMultiplex-I/O- & Peripherie-Pin MDC (General)
28VSS4GNDMasseanschluss (VSS4)
29RXD3/nINTSELI/OMultiplex-I/O- & Peripherie-Pin RXD3/nINTSEL (UART)
30RXD2I/OMultiplex-I/O- & Peripherie-Pin RXD2 (UART)
31RXD1I/OMultiplex-I/O- & Peripherie-Pin RXD1 (UART)
32RXD0I/OMultiplex-I/O- & Peripherie-Pin RXD0 (UART)
33RX_DVI/OMultiplex-I/O- & Peripherie-Pin RX_DV (General)
34RX_CLKI/OMultiplex-I/O- & Peripherie-Pin RX_CLK (General)
35RX_ER/RXD4I/OMultiplex-I/O- & Peripherie-Pin RX_ER/RXD4 (UART)
36CH_SELECTI/OMultiplex-I/O- & Peripherie-Pin CH_SELECT (General)
37AMDIX_ENI/OMultiplex-I/O- & Peripherie-Pin AMDIX_EN (General)
38TX_CLKI/OMultiplex-I/O- & Peripherie-Pin TX_CLK (General)
39TX_ENI/OMultiplex-I/O- & Peripherie-Pin TX_EN (General)
40VSS5GNDMasseanschluss (VSS5)
41TXD0I/OMultiplex-I/O- & Peripherie-Pin TXD0 (UART)
42TXD1I/OMultiplex-I/O- & Peripherie-Pin TXD1 (UART)
43VDDIOPowerVersorgungsspannungseingang (VDDIO — 3.3V to 1.8V)
44TXD2I/OMultiplex-I/O- & Peripherie-Pin TXD2 (UART)
45TXD3I/OMultiplex-I/O- & Peripherie-Pin TXD3 (UART)
46nINT/TX_ER/TXD4I/OMultiplex-I/O- & Peripherie-Pin nINT/TX_ER/TXD4 (UART)
47COL/CRS_DVI/OMultiplex-I/O- & Peripherie-Pin COL/CRS_DV (General)
48CRSI/OMultiplex-I/O- & Peripherie-Pin CRS (General)
49AVSS1GNDFreiliegendes Thermal- & Masse-Pad (AVSS1)
50TXNI/OMultiplex-I/O- & Peripherie-Pin TXN (General)
51TXPI/OMultiplex-I/O- & Peripherie-Pin TXP (General)
52AVSS2GNDMasseanschluss (AVSS2)
53AVDD1PowerVersorgungsspannungseingang (AVDD1 — 3.3V to 1.8V)
54RXNI/OMultiplex-I/O- & Peripherie-Pin RXN (General)
55RXPI/OMultiplex-I/O- & Peripherie-Pin RXP (General)
56NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
57AVDD2PowerVersorgungsspannungseingang (AVDD2 — 3.3V to 1.8V)
58AVSS3GNDMasseanschluss (AVSS3)
59EXRES1I/OMultiplex-I/O- & Peripherie-Pin EXRES1 (General)
60AVSS4GNDMasseanschluss (AVSS4)
61AVDD3PowerVersorgungsspannungseingang (AVDD3 — 3.3V to 1.8V)
62VSS6GNDMasseanschluss (VSS6)
63REG_ENI/OMultiplex-I/O- & Peripherie-Pin REG_EN (General)
64NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
PIN 1 GPO0/RMII
I/O
Multiplex-I/O- & Peripherie-Pin GPO0/RMII (General)
Designhinweis: Signal terminal GPO0/RMII (I/O, 3.3V to 1.8V domain). Multiplexed alternate functions: GPO0/RMII. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: LAN8187I-JT (MICROCHIP · TQFP-64(10x10))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
LAN8187I-JT (TQFP-64(10x10)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
LAN8187I-JT (TQFP-64(10x10)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (64 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
LAN8187I-JT (TQFP-64(10x10)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
LAN8187I-JT (TQFP-64(10x10)) - 4. Gehäuseabmessungen (D×E×A)
TQFP-64(10x10) · 10.00×10.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
LAN8187I-JT (TQFP-64(10x10)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (64 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
LAN8187I-JT (TQFP-64(10x10)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für LAN8187
P67 · p67_fig01EXAKTES GEHÄUSE
LAN8187I-JT (TQFP-64(10x10)) — FIGURE 9-1: 64-PIN TQFP PACKAGE OUTLINE, 10X10X1.4 BODY, 12X12MM FOOTPRINT
FIGURE 9-1: 64-PIN TQFP PACKAGE OUTLINE, 10X10X1.4 BODY, 12X12MM FOOTPRINT
P1 · p01_fig01377×200px
LAN8187I-JT (TQFP-64(10x10)) — MII/RMII 10/100 Ethernet Transceiver with HP Auto-MDIX
MII/RMII 10/100 Ethernet Transceiver with HP Auto-MDIX
P6 · p06_fig011782×2094px
LAN8187I-JT (TQFP-64(10x10)) — FIGURE 2-1: PACKAGE PINOUT (TOP VIEW)
FIGURE 2-1: PACKAGE PINOUT (TOP VIEW)
P6 · p06_fig01P6
LAN8187I-JT (TQFP-64(10x10)) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)
P67 · p67_fig02202×433px
LAN8187I-JT (TQFP-64(10x10)) — PDF-Abbildung p67_fig02 (Seite 67 — PACKAGE_DIMENSIONS)
PDF-Abbildung p67_fig02 (Seite 67 — PACKAGE_DIMENSIONS)
P67 · p67_fig01P67
LAN8187I-JT (TQFP-64(10x10)) — Datasheet Page 67 (p67_fig01)
Datasheet Page 67 (p67_fig01)

Elektrische Spezifikationen & Bauteildetails (LAN8187I-JT)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:LAN8187I-JT (TQFP-64(10x10)) ist ein 64-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 10.00 × 10.00 × 1.20 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 3.3V to 1.8V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und RTC/CLK, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.3V to 1.8V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
10.00 × 10.00 × 1.20 mm (A1=0.10 mm)
Gehäusefamilie: TQFP (TQFP-64(10x10))
Pinanzahl & RastermaßN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
RTC/CLK, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol64 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint64 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (TQFP-64(10x10))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
10.00 × 10.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.20mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 1.25 mm
Pins / Gesamt-PadsTopology
64P / 64Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
TQFP-64(10x10)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — LAN8187I-JT (TQFP-64(10x10))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des LAN8187I-JT (TQFP-64(10x10))?

Das Bauteil LAN8187I-JT von MICROCHIP im TQFP-64(10x10)-Gehäuse besitzt 64 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 3.3V to 1.8V. Wichtige Pins: 1 (GPO0/RMII: Multiplex-I/O- & Peripherie-Pin GPO0/RMII (General)), 2 (GPO1/PHYAD4: Multiplex-I/O- & Peripherie-Pin GPO1/PHYAD4 (General)), 3 (GPO2: Multiplex-I/O- & Peripherie-Pin GPO2 (General)), 4 (MODE0: Multiplex-I/O- & Peripherie-Pin MODE0 (General)), 5 (MODE1: Multiplex-I/O- & Peripherie-Pin MODE1 (General)), 6 (MODE2: Multiplex-I/O- & Peripherie-Pin MODE2 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der LAN8187I-JT?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des LAN8187I-JT (TQFP-64(10x10)) 10.00 × 10.00 mm bei einem Pitch e = 0.50 mm und 64 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für LAN8187I-JT heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für LAN8187I-JT (MICROCHIP, TQFP-64(10x10)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (64 Pins) & LAN8187 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1GPO0/RMIIDigital_IOSignalanschluss GPO0/RMII (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: GPO0/RMII. Unterstützte Bus-Schnittstellen: General.
2GPO1/PHYAD4Digital_IOSignalanschluss GPO1/PHYAD4 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: GPO1/PHYAD4. Unterstützte Bus-Schnittstellen: General.
3GPO2Digital_IOSignalanschluss GPO2 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: GPO2. Unterstützte Bus-Schnittstellen: General.
4MODE0Digital_IOSignalanschluss MODE0 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: MODE0. Unterstützte Bus-Schnittstellen: General.
5MODE1Digital_IOSignalanschluss MODE1 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: MODE1. Unterstützte Bus-Schnittstellen: General.
6MODE2Digital_IOSignalanschluss MODE2 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: MODE2. Unterstützte Bus-Schnittstellen: General.
7VSS1GNDElektrischer 0V-Masserückführungsanschluss (VSS1) für Kernlogik, I/O-Treiber und Analogblöcke.
8NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
9VSS7GNDElektrischer 0V-Masserückführungsanschluss (VSS7) für Kernlogik, I/O-Treiber und Analogblöcke.
10VSS8GNDElektrischer 0V-Masserückführungsanschluss (VSS8) für Kernlogik, I/O-Treiber und Analogblöcke.
11NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
12NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
13VDD33Power_InPositiver Versorgungseingang (VDD33) im Spannungsbereich 3.3V to 1.8V (Max. 3.3V).
14VDD_COREPower_InPositiver Versorgungseingang (VDD_CORE) im Spannungsbereich 3.3V to 1.8V (Max. 3.3V).
15VSS2GNDElektrischer 0V-Masserückführungsanschluss (VSS2) für Kernlogik, I/O-Treiber und Analogblöcke.
16SPEED100/PHYAD0Digital_IOSignalanschluss SPEED100/PHYAD0 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: SPEED100/PHYAD0. Unterstützte Bus-Schnittstellen: General.
17LINK/PHYAD1Digital_IOSignalanschluss LINK/PHYAD1 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: LINK/PHYAD1. Unterstützte Bus-Schnittstellen: General.
18NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
19ACTIVITY/PHYAD2Digital_IOSignalanschluss ACTIVITY/PHYAD2 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: ACTIVITY/PHYAD2. Unterstützte Bus-Schnittstellen: General.
20FDUPLEX/PHYAD3Digital_IOSignalanschluss FDUPLEX/PHYAD3 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: FDUPLEX/PHYAD3. Unterstützte Bus-Schnittstellen: General.
21NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
22XTAL2Digital_IOSignalanschluss XTAL2 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: XTAL2. Unterstützte Bus-Schnittstellen: RTC/CLK.
23CLKIN/XTAL1Digital_IOSignalanschluss CLKIN/XTAL1 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: CLKIN/XTAL1. Unterstützte Bus-Schnittstellen: RTC/CLK.
24VSS3GNDElektrischer 0V-Masserückführungsanschluss (VSS3) für Kernlogik, I/O-Treiber und Analogblöcke.
25nRSTDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (nRST): Low-Pegel setzt Prozessorkern und Peripherie zurück.
26MDIODigital_IOSignalanschluss MDIO (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: MDIO. Unterstützte Bus-Schnittstellen: General.
27MDCDigital_IOSignalanschluss MDC (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: MDC. Unterstützte Bus-Schnittstellen: General.
28VSS4GNDElektrischer 0V-Masserückführungsanschluss (VSS4) für Kernlogik, I/O-Treiber und Analogblöcke.
29RXD3/nINTSELDigital_IOSignalanschluss RXD3/nINTSEL (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: RXD3/nINTSEL. Unterstützte Bus-Schnittstellen: UART.
30RXD2Digital_IOSignalanschluss RXD2 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: RXD2. Unterstützte Bus-Schnittstellen: UART.
31RXD1Digital_IOSignalanschluss RXD1 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: RXD1. Unterstützte Bus-Schnittstellen: UART.
32RXD0Digital_IOSignalanschluss RXD0 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: RXD0. Unterstützte Bus-Schnittstellen: UART.
33RX_DVDigital_IOSignalanschluss RX_DV (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: RX_DV. Unterstützte Bus-Schnittstellen: General.
34RX_CLKDigital_IOSignalanschluss RX_CLK (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: RX_CLK. Unterstützte Bus-Schnittstellen: General.
35RX_ER/RXD4Digital_IOSignalanschluss RX_ER/RXD4 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: RX_ER/RXD4. Unterstützte Bus-Schnittstellen: UART.
36CH_SELECTDigital_IOSignalanschluss CH_SELECT (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: CH_SELECT. Unterstützte Bus-Schnittstellen: General.
37AMDIX_ENDigital_IOSignalanschluss AMDIX_EN (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: AMDIX_EN. Unterstützte Bus-Schnittstellen: General.
38TX_CLKDigital_IOSignalanschluss TX_CLK (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: TX_CLK. Unterstützte Bus-Schnittstellen: General.
39TX_ENDigital_IOSignalanschluss TX_EN (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: TX_EN. Unterstützte Bus-Schnittstellen: General.
40VSS5GNDElektrischer 0V-Masserückführungsanschluss (VSS5) für Kernlogik, I/O-Treiber und Analogblöcke.
41TXD0Digital_IOSignalanschluss TXD0 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: TXD0. Unterstützte Bus-Schnittstellen: UART.
42TXD1Digital_IOSignalanschluss TXD1 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: TXD1. Unterstützte Bus-Schnittstellen: UART.
43VDDIOPower_InPositiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V to 1.8V (Max. 3.3V).
44TXD2Digital_IOSignalanschluss TXD2 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: TXD2. Unterstützte Bus-Schnittstellen: UART.
45TXD3Digital_IOSignalanschluss TXD3 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: TXD3. Unterstützte Bus-Schnittstellen: UART.
46nINT/TX_ER/TXD4Digital_IOSignalanschluss nINT/TX_ER/TXD4 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: nINT/TX_ER/TXD4. Unterstützte Bus-Schnittstellen: UART.
47COL/CRS_DVDigital_IOSignalanschluss COL/CRS_DV (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: COL/CRS_DV. Unterstützte Bus-Schnittstellen: General.
48CRSDigital_IOSignalanschluss CRS (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: CRS. Unterstützte Bus-Schnittstellen: General.
49AVSS1GNDFreiliegendes Boden-Wärmeleitpad (AVSS1) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
50TXNDigital_IOSignalanschluss TXN (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: TXN. Unterstützte Bus-Schnittstellen: General.
51TXPDigital_IOSignalanschluss TXP (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: TXP. Unterstützte Bus-Schnittstellen: General.
52AVSS2GNDElektrischer 0V-Masserückführungsanschluss (AVSS2) für Kernlogik, I/O-Treiber und Analogblöcke.
53AVDD1Power_InPositiver Versorgungseingang (AVDD1) im Spannungsbereich 3.3V to 1.8V (Max. 3.3V).
54RXNDigital_IOSignalanschluss RXN (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: RXN. Unterstützte Bus-Schnittstellen: General.
55RXPDigital_IOSignalanschluss RXP (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: RXP. Unterstützte Bus-Schnittstellen: General.
56NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
57AVDD2Power_InPositiver Versorgungseingang (AVDD2) im Spannungsbereich 3.3V to 1.8V (Max. 3.3V).
58AVSS3GNDElektrischer 0V-Masserückführungsanschluss (AVSS3) für Kernlogik, I/O-Treiber und Analogblöcke.
59EXRES1Digital_IOSignalanschluss EXRES1 (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: EXRES1. Unterstützte Bus-Schnittstellen: General.
60AVSS4GNDElektrischer 0V-Masserückführungsanschluss (AVSS4) für Kernlogik, I/O-Treiber und Analogblöcke.
61AVDD3Power_InPositiver Versorgungseingang (AVDD3) im Spannungsbereich 3.3V to 1.8V (Max. 3.3V).
62VSS6GNDElektrischer 0V-Masserückführungsanschluss (VSS6) für Kernlogik, I/O-Treiber und Analogblöcke.
63REG_ENDigital_IOSignalanschluss REG_EN (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: REG_EN. Unterstützte Bus-Schnittstellen: General.
64NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V to 1.8V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload