機械寸法 & ランドパターン (QFN-32-EP(5x5))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
33P / 33Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 QFN-32-EP(5x5) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — KSZ8061RNBW-TR (QFN-32-EP(5x5))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答KSZ8061RNBW-TR (QFN-32-EP(5x5)) のピン配置 (Pinout) および電源電圧仕様は？
MICROCHIP 製 KSZ8061RNBW-TR (QFN-32-EP(5x5) パッケージ) は全 33 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (XI: マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)), 2 (XO: マルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)), 3 (AVDDH: 電源供給入力 (AVDDH — 3.3V / 5.0V Standard Logic)), 4 (TXP: マルチプレクスI/O・ペリフェラル端子 TXP (General)), 5 (TXM: マルチプレクスI/O・ペリフェラル端子 TXM (General)), 6 (RXP: マルチプレクスI/O・ペリフェラル端子 RXP (General))。
KSZ8061RNBW-TR の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、KSZ8061RNBW-TR (QFN-32-EP(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.50 mm、合計 33 パッドで構成されています（中央放熱パッド EPAD 3.10 × 3.10 mm、IPC-7525 60% 開口ペーストマスク付き）。
KSZ8061RNBW-TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの KSZ8061RNBW-TR (MICROCHIP, QFN-32-EP(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (33 ピン) & KSZ8061 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | XI | Digital_IO | 信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。 |
| 2 | XO | Digital_IO | 信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。 |
| 3 | AVDDH | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDH、最大定格: 5.5V) です。 |
| 4 | TXP | Digital_IO | 信号端子 TXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXP。対応バス/インターフェース: General。 |
| 5 | TXM | Digital_IO | 信号端子 TXM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXM。対応バス/インターフェース: General。 |
| 6 | RXP | Digital_IO | 信号端子 RXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXP。対応バス/インターフェース: General。 |
| 7 | RXM | Digital_IO | 信号端子 RXM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXM。対応バス/インターフェース: General。 |
| 8 | AVDDL | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDL、最大定格: 5.5V) です。 |
| 9 | VDDL | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDL、最大定格: 5.5V) です。 |
| 10 | MDIO | Open_Drain | 信号端子 MDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIO。対応バス/インターフェース: General。 |
| 11 | MDC | Digital_IO | 信号端子 MDC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDC。対応バス/インターフェース: General。 |
| 12 | RXER/QWF | Digital_IO | 信号端子 RXER/QWF（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXER/QWF。対応バス/インターフェース: General。 |
| 13 | RXDV/ CONFIG2 | Digital_IO | 信号端子 RXDV/ CONFIG2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXDV/ CONFIG2。対応バス/インターフェース: UART。 |
| 14 | RXD3/ PHYAD0 | Digital_IO | 信号端子 RXD3/ PHYAD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD3/ PHYAD0。対応バス/インターフェース: UART。 |
| 15 | VDDIO | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。 |
| 16 | RXD2/ PHYAD1 | Digital_IO | 信号端子 RXD2/ PHYAD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2/ PHYAD1。対応バス/インターフェース: UART。 |
| 17 | RXD1/ PHYAD2 | Digital_IO | 信号端子 RXD1/ PHYAD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1/ PHYAD2。対応バス/インターフェース: UART。 |
| 18 | RXD0/ AUTONEG | Digital_IO | 信号端子 RXD0/ AUTONEG（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0/ AUTONEG。対応バス/インターフェース: UART。 |
| 19 | RXC/ CONFIG0 | Digital_IO | 信号端子 RXC/ CONFIG0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXC/ CONFIG0。対応バス/インターフェース: General。 |
| 20 | TXC | Digital_IO | 信号端子 TXC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXC。対応バス/インターフェース: General。 |
| 21 | TXEN | Digital_IO | 信号端子 TXEN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXEN。対応バス/インターフェース: General。 |
| 22 | TXD0 | Digital_IO | 信号端子 TXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。 |
| 23 | TXD1 | Digital_IO | 信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。 |
| 24 | LED0 | Digital_IO | 信号端子 LED0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED0。対応バス/インターフェース: General。 |
| 25 | TXD2 | Digital_IO | 信号端子 TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。 |
| 26 | TXD3 | Digital_IO | 信号端子 TXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD3。対応バス/インターフェース: UART。 |
| 27 | CRS/ CONFIG1 | Digital_IO | 信号端子 CRS/ CONFIG1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CRS/ CONFIG1。対応バス/インターフェース: General。 |
| 28 | RESET# | Digital_IO | ローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。 |
| 29 | INTRP/ NAND Tree#_ | Open_Drain | 信号端子 INTRP/ NAND Tree#_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INTRP/ NAND Tree#_。対応バス/インターフェース: General。 |
| 30 | VDDL | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDL、最大定格: 5.5V) です。 |
| 31 | REXT | Digital_IO | 信号端子 REXT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: REXT。対応バス/インターフェース: General。 |
| 32 | SIGDET | Digital_IO | 信号端子 SIGDET（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SIGDET。対応バス/インターフェース: General。 |
| 33 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |