ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
KP4060LGA (SOT-23-6) — Symbol, Footprint IPC-7351B & 3D STEP Model

KP4060LGA

Kiwi InstrumentsID: C2692179SOT-23-6 · 6 Pins · Pitch 0.95mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · KP4060LGA (SOT-23-6)1VO2GND3RW6HV5GATE4VDDGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2D-FOOTPRINT
123456E=2.90mm · Pitch e=0.95mmD=1.60mm-3-2-101233210-1-2-3mm
3. 3D-MODELL
Gehäusekörper: 2.90mm × 1.60mm · Raster: 0.95mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (6/6)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VOI/OMultiplex-I/O- & Peripherie-Pin VO (General)
2GNDGNDMasseanschluss (GND)
3RWI/OMultiplex-I/O- & Peripherie-Pin RW (General)
4VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
5GATEI/OMultiplex-I/O- & Peripherie-Pin GATE (General)
6HVI/OMultiplex-I/O- & Peripherie-Pin HV (General)
PIN 1 VO
I/O
Multiplex-I/O- & Peripherie-Pin VO (General)
Designhinweis: Signal terminal VO (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VO. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 7 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: KP4060LGA (Kiwi Instruments · SOT-23-6)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
KP4060LGA (SOT-23-6) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
KP4060LGA (SOT-23-6) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (6 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
KP4060LGA (SOT-23-6) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
KP4060LGA (SOT-23-6) - 4. Gehäuseabmessungen (D×E×A)
SOT-23-6 · 2.90×1.60mm · Raster 0.95mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
KP4060LGA (SOT-23-6) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (6 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
KP4060LGA (SOT-23-6) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (7 Abb. · Seite 1/1)
Zeige 1–7 von 7 unbeschnittenen Originalzeichnungen für KP4060
P2 · p02_fig01EXAKTES GEHÄUSE
KP4060LGA (SOT-23-6) — 管脚封装
管脚封装
P2 · p02_fig02EXAKTES GEHÄUSE
KP4060LGA (SOT-23-6) — SOT23-6
SOT23-6
P6 · p06_fig01EXAKTES GEHÄUSE
KP4060LGA (SOT-23-6) — 必易微确保以上信息准确可靠，同时保留在不发布任何通知的情况下对以上信息进行修改的权利。 使用者在 将必易微的产品整合到任何应用的过程中，应确保不侵犯第三方知识产权；未按以上信息所规定的应用条件 和参数进行使用所造成的损失，必易微不负任何法律责任。
必易微确保以上信息准确可靠，同时保留在不发布任何通知的情况下对以上信息进行修改的权利。 使用者在 将必易微的产品整合到任何应用的过程中，应确保不侵犯第三方知识产权；未按以上信息所规定的应用条件 和参数进行使用所造成的损失，必易微不负任何法律责任。
P1 · p01_fig011842×2127px
KP4060LGA (SOT-23-6) — 高频率、多模式、高效率同步整流驱动控制器
高频率、多模式、高效率同步整流驱动控制器
P1 · p01_fig01P1
KP4060LGA (SOT-23-6) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig02P2
KP4060LGA (SOT-23-6) — Datasheet Page 2 (p02_fig02)
Datasheet Page 2 (p02_fig02)
P3 · p03_fig011839×2764px
KP4060LGA (SOT-23-6) — www.kiwiinst.com 3 DS_KP4060LGA_REV1.1S_CN ©Kiwi Instruments Corp. Confidential | KP4060LGA 高频率、多模式、高效率同步整流驱动控制器 | 极限参数 (备注 1) | 参数 数值 单位 | HV，Vo 脚工作电压范围 -1 to 180 V | VDD，GATE 脚工作电压范围 -0.3 to 12 V | RW 脚工作电压范围 -0.3 to 5.5 V | VDD 直流钳位电流 5
www.kiwiinst.com 3 DS_KP4060LGA_REV1.1S_CN ©Kiwi Instruments Corp. Confidential | KP4060LGA 高频率、多模式、高效率同步整流驱动控制器 | 极限参数 (备注 1) | 参数 数值 单位 | HV，Vo 脚工作电压范围 -1 to 180 V | VDD，GATE 脚工作电压范围 -0.3 to 12 V | RW 脚工作电压范围 -0.3 to 5.5 V | VDD 直流钳位电流 5

Elektrische Spezifikationen & Bauteildetails (KP4060LGA)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:KP4060LGA (SOT-23-6) ist ein 6-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 2.90 × 1.60 × 1.10 mm (Pin-Raster e = 0.95 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
600kHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
2.90 × 1.60 × 1.10 mm (A1=0.15 mm)
Gehäusefamilie: SOT23 (SOT-23-6)
Pinanzahl & RastermaßN / e
6 Pins | Pitch e = 0.95 mm (37.4 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol6 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint6 Pads · Raster 0.95mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (SOT-23-6)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
2.90 × 1.60 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.10mm · e=0.95mm
Pad-Abmessungen (W × L)Level B
0.45 × 1.15 mm
Pins / Gesamt-PadsTopology
6P / 6Pad (SOT_SMALL)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
SOT-23-6
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — KP4060LGA (SOT-23-6)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des KP4060LGA (SOT-23-6)?

Das Bauteil KP4060LGA von Kiwi Instruments im SOT-23-6-Gehäuse besitzt 6 Pins mit einem Rastermaß (Pitch) von 0.95 mm. Wichtige Pins: 1 (VO: Multiplex-I/O- & Peripherie-Pin VO (General)), 2 (GND: Masseanschluss (GND)), 3 (RW: Multiplex-I/O- & Peripherie-Pin RW (General)), 4 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)), 5 (GATE: Multiplex-I/O- & Peripherie-Pin GATE (General)), 6 (HV: Multiplex-I/O- & Peripherie-Pin HV (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der KP4060LGA?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des KP4060LGA (SOT-23-6) 1.60 × 2.90 mm bei einem Pitch e = 0.95 mm und 6 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für KP4060LGA heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für KP4060LGA (Kiwi Instruments, SOT-23-6) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (6 Pins) & KP4060 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VODigital_IOSignalanschluss VO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VO. Unterstützte Bus-Schnittstellen: General.
2GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
3RWDigital_IOSignalanschluss RW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RW. Unterstützte Bus-Schnittstellen: General.
4VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
5GATEDigital_IOSignalanschluss GATE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GATE. Unterstützte Bus-Schnittstellen: General.
6HVDigital_IOSignalanschluss HV (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload