C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) — Symbol, Footprint IPC-7351B & 3D STEP Model

C554025

SemiconductorSOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR · 3 ピン · Pitch 1.90mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)1DRAIN2VDD3CSGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2Dフットプリント
123E=2.90mm · Pitch e=1.90mmD=1.30mm-3-2-101233210-1-2-3mm
3. 3Dモデル
パッケージ外形: 2.90mm × 1.30mm · ピッチ: 1.90mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (3/3)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1DRAINI/OマルチプレクスI/O・ペリフェラル端子 DRAIN (General)
2VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
3CSI/OマルチプレクスI/O・ペリフェラル端子 CS (General)
PIN 1 DRAIN
I/O
マルチプレクスI/O・ペリフェラル端子 DRAIN (General)
設計上の注意点: Signal terminal DRAIN (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: DRAIN. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C554025 (Semiconductor · SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (3ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 4. パッケージ外形寸法図 (D×E×A)
SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR · 2.90×1.30mm · ピッチ 1.90mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 5. 推奨PCBフットプリント
IPC-7351B パッド (3 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C554025)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) は 3 ピンの標準電子部品・コネクタで、パッケージ外形は 2.90 × 1.30 × 1.10 mm(ピンピッチ e = 1.90 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
2.90 × 1.30 × 1.10 mm (A1=0.07 mm)
パッケージ系列: SOT23 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)
ピン数・リードピッチN / e
3 Pins | Pitch e = 1.90 mm (74.8 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル3 ピン自動バス分類
OK
IPC-7351B フットプリント3 パッド · ピッチ 1.90mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
2.90 × 1.30 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.10mm · e=1.90mm
パッド寸法 (W × L)Level B
0.65 × 1.00 mm
ピン数 / 総パッド数Topology
3P / 3Pad (SOT_SMALL)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) のピン配置 (Pinout) および電源電圧仕様は?

Semiconductor 製 C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR パッケージ) は全 3 ピン構成で、ピンピッチは 1.90 mm です。主なピン:1 (DRAIN: マルチプレクスI/O・ペリフェラル端子 DRAIN (General)), 2 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), 3 (CS: マルチプレクスI/O・ペリフェラル端子 CS (General))。

C554025 の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) の本体外形は 1.30 × 2.90 mm、ピッチ e = 1.90 mm、合計 3 パッドで構成されています。

C554025 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C554025 (Semiconductor, SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (3 ピン) & KP3110 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1DRAINDigital_IO信号端子 DRAIN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: DRAIN。対応バス/インターフェース: General。
2VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
3CSDigital_IO信号端子 CS(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: CS。対応バス/インターフェース: General。