기계적 치수 및 랜드 패턴 (ESOP-8)
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
4.90 × 3.90 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.70mm · e=1.27mm
패드 크기 (W × L)Level B
0.60 × 1.55 mm
핀 수 / 총 패드 수Topology
9P / 9Pad (DUAL_ROW)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 ESOP-8 | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — KP18002FESPA (ESOP-8)
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내KP18002FESPA (ESOP-8)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
Kiwi Instruments에서 제조한 KP18002FESPA(ESOP-8 패키지)은 핀 피치 1.27 mm의 9핀 소자입니다. 주요 핀 구성: 1 (NC: 다중화 I/O 및 주변장치 핀 NC (General)), 2 (NC: 다중화 I/O 및 주변장치 핀 NC (General)), 3 (NC: 다중화 I/O 및 주변장치 핀 NC (General)), 4 (OUT: 다중화 I/O 및 주변장치 핀 OUT (General)), 5 (HVDD: 전원 공급 입력 핀 (HVDD — 3.3V / 5.0V Standard Logic)), 6 (CS: 다중화 I/O 및 주변장치 핀 CS (General)).
KP18002FESPA의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 KP18002FESPA(ESOP-8) 본체 크기는 3.90 × 4.90 mm, 피치 e = 1.27 mm이며 총 9개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 2.40 × 3.30 mm, IPC-7525 60% 스텐실 창 적용).
KP18002FESPA용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 KP18002FESPA(Kiwi Instruments, ESOP-8)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (9 핀) 및 KP18002 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | NC | NC | 신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General. |
| 2 | NC | NC | 신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General. |
| 3 | NC | NC | 신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General. |
| 4 | OUT | Digital_IO | 신호 단자 OUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OUT. 지원 버스 프로토콜: General. |
| 5 | HVDD | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (HVDD, 최대 정격: 5.5V)입니다. |
| 6 | CS | Digital_IO | 신호 단자 CS (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CS. 지원 버스 프로토콜: General. |
| 7 | NC | NC | 신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General. |
| 8 | TEMP | Digital_IO | 신호 단자 TEMP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TEMP. 지원 버스 프로토콜: General. |
| 9 | EP | GND | 패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다. |