KP1063DP (DIP-7) — Symbol, Footprint IPC-7351B & 3D STEP Model

KP1063DP

Kiwi InstrumentsID: C2692505DIP-7 · 7 Pins · Pitch 2.54mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · KP1063DP (DIP-7)1COMP2GND3VDD4FB7CS6DRAIN5DRAINGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2D-FOOTPRINT
7654321E=9.30mm · Pitch e=2.54mmD=6.40mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 9.30mm × 6.40mm · Raster: 2.54mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (7/7)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1COMPI/OMultiplex-I/O- & Peripherie-Pin COMP (General)
2GNDGNDMasseanschluss (GND)
3VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
4FBI/OMultiplex-I/O- & Peripherie-Pin FB (General)
5DRAINAnalogMultiplex-I/O- & Peripherie-Pin DRAIN (General)
6DRAINAnalogMultiplex-I/O- & Peripherie-Pin DRAIN (General)
7CSI/OMultiplex-I/O- & Peripherie-Pin CS (General)
PIN 1 COMP
I/O
Multiplex-I/O- & Peripherie-Pin COMP (General)
Designhinweis: Signal terminal COMP (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: COMP. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 10 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: KP1063DP (Kiwi Instruments · DIP-7)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
KP1063DP (DIP-7) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
KP1063DP (DIP-7) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (7 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
KP1063DP (DIP-7) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
KP1063DP (DIP-7) - 4. Gehäuseabmessungen (D×E×A)
DIP-7 · 9.30×6.40mm · Raster 2.54mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
KP1063DP (DIP-7) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (7 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
KP1063DP (DIP-7) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (10 Abb. · Seite 1/1)
Zeige 1–10 von 10 unbeschnittenen Originalzeichnungen für KP1061 / KP1062 / KP1063
P1 · p01_fig01EXAKTES GEHÄUSE
KP1063DP (DIP-7) — 非隔离、降压型有源功率因数校正LED 功率开关
非隔离、降压型有源功率因数校正LED 功率开关
P2 · p02_fig01EXAKTES GEHÄUSE
KP1063DP (DIP-7) — www.kiwiinst.com 2 DS_KP106X_REV1.5_CN ©Kiwi Instruments Corp. Confidential
www.kiwiinst.com 2 DS_KP106X_REV1.5_CN ©Kiwi Instruments Corp. Confidential
P2 · p02_fig02EXAKTES GEHÄUSE
KP1063DP (DIP-7) — 管脚封装
管脚封装
P2 · p02_fig03EXAKTES GEHÄUSE
KP1063DP (DIP-7) — XXXXXX:晶圆批次 Y:年份代码 WW:周代码,01-52 ZZ:流水码,01-99 或 A0-ZZ
XXXXXX:晶圆批次 Y:年份代码 WW:周代码,01-52 ZZ:流水码,01-99 或 A0-ZZ
P3 · p03_fig01EXAKTES GEHÄUSE
KP1063DP (DIP-7) — KP1061/KP1062/KP1063 非隔离、降压型有源功率因数校正LED 功率开关 | 订货信息 | 型号 描述 | KP1061SPA SOP-7,无铅、编带盘装,4000颗/卷 | KP1062SPA SOP-7,无铅、编带盘装,4000颗/卷 | KP1063SPA SOP-7,无铅、编带盘装,4000颗/卷 | KP1063DP DIP-7,无铅,50颗/管
KP1061/KP1062/KP1063 非隔离、降压型有源功率因数校正LED 功率开关 | 订货信息 | 型号 描述 | KP1061SPA SOP-7,无铅、编带盘装,4000颗/卷 | KP1062SPA SOP-7,无铅、编带盘装,4000颗/卷 | KP1063SPA SOP-7,无铅、编带盘装,4000颗/卷 | KP1063DP DIP-7,无铅,50颗/管
P8 · p08_fig01EXAKTES GEHÄUSE
KP1063DP (DIP-7) — 声明
声明
P1 · p01_fig01P1
KP1063DP (DIP-7) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig02P2
KP1063DP (DIP-7) — Datasheet Page 2 (p02_fig02)
Datasheet Page 2 (p02_fig02)
P8 · p08_fig01P8
KP1063DP (DIP-7) — Datasheet Page 8 (p08_fig01)
Datasheet Page 8 (p08_fig01)
P7 · p07_fig01Alle Gehäuse im PDF
KP1063DP (DIP-7) — KP1061/KP1062/KP1063 非隔离、降压型有源功率因数校正LED 功率开关
KP1061/KP1062/KP1063 非隔离、降压型有源功率因数校正LED 功率开关

Elektrische Spezifikationen & Bauteildetails (KP1063DP)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:KP1063DP (DIP-7) ist ein 7-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 9.42 × 10.41 × 4.50 mm (Pin-Raster e = 2.54 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
9.42 × 10.41 × 4.50 mm (A1=0.51 mm)
Gehäusefamilie: DIP (DIP-7)
Pinanzahl & RastermaßN / e
7 Pins | Pitch e = 2.54 mm (100.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol7 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint7 Pads · Raster 2.54mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (DIP-7)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
9.30 × 6.40 mm
Höhe (A) & Raster (e)IPC-7351B
A=4.50mm · e=2.54mm
Pad-Abmessungen (W × L)Level B
1.60 × 1.60 mm
Pins / Gesamt-PadsTopology
7P / 7Pad (THT_DIP)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
DIP-7
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — KP1063DP (DIP-7)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des KP1063DP (DIP-7)?

Das Bauteil KP1063DP von Kiwi Instruments im DIP-7-Gehäuse besitzt 7 Pins mit einem Rastermaß (Pitch) von 2.54 mm. Wichtige Pins: 1 (COMP: Multiplex-I/O- & Peripherie-Pin COMP (General)), 2 (GND: Masseanschluss (GND)), 3 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)), 4 (FB: Multiplex-I/O- & Peripherie-Pin FB (General)), 5 (DRAIN: Multiplex-I/O- & Peripherie-Pin DRAIN (General)), 6 (DRAIN: Multiplex-I/O- & Peripherie-Pin DRAIN (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der KP1063DP?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des KP1063DP (DIP-7) 6.40 × 9.30 mm bei einem Pitch e = 2.54 mm und 7 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für KP1063DP heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für KP1063DP (Kiwi Instruments, DIP-7) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (7 Pins) & KP1061 / KP1062 / KP1063 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1COMPDigital_IOSignalanschluss COMP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: COMP. Unterstützte Bus-Schnittstellen: General.
2GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
3VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
4FBDigital_IOSignalanschluss FB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: FB. Unterstützte Bus-Schnittstellen: General.
5DRAINAnalogSignalanschluss DRAIN (Richtung: Analog, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DRAIN. Unterstützte Bus-Schnittstellen: General.
6DRAINAnalogSignalanschluss DRAIN (Richtung: Analog, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DRAIN. Unterstützte Bus-Schnittstellen: General.
7CSDigital_IOSignalanschluss CS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CS. Unterstützte Bus-Schnittstellen: General.