ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
JAN2N6383 (TO-204AA(TO-3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

JAN2N6383

MICROCHIPID: C7290741TO-204AA(TO-3) · 4 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · JAN2N6383 (TO-204AA(TO-3))1B2E4C3CGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2D-FOOTPRINT
1234E=26.70mm · Pitch e=0.50mmD=39.40mm-24-22-20-18-16-14-12-10-8-6-4-2024681012141618202224302826242220181614121086420-2-4-6-8-10-12-14-16-18-20-22-24-26-28-30mm
3. 3D-MODELL
Gehäusekörper: 26.70mm × 39.40mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (4/4)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1BI/OMultiplex-I/O- & Peripherie-Pin B (General)
2EI/OMultiplex-I/O- & Peripherie-Pin E (General)
3CI/OMultiplex-I/O- & Peripherie-Pin C (General)
4CI/OMultiplex-I/O- & Peripherie-Pin C (General)
PIN 1 B
I/O
Multiplex-I/O- & Peripherie-Pin B (General)
Designhinweis: Signal terminal B (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: B. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: JAN2N6383 (MICROCHIP · TO-204AA(TO-3))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
JAN2N6383 (TO-204AA(TO-3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
JAN2N6383 (TO-204AA(TO-3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (4 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
JAN2N6383 (TO-204AA(TO-3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
JAN2N6383 (TO-204AA(TO-3)) - 4. Gehäuseabmessungen (D×E×A)
TO-204AA(TO-3) · 26.70×39.40mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
JAN2N6383 (TO-204AA(TO-3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (4 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
JAN2N6383 (TO-204AA(TO-3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für JAN2N6383
P1 · p01_fig02EXAKTES GEHÄUSE
JAN2N6383 (TO-204AA(TO-3)) — Important: For the latest information, visit our website http://www.microsemi.com.
Important: For the latest information, visit our website http://www.microsemi.com.
P1 · p01_fig012078×2435px
JAN2N6383 (TO-204AA(TO-3)) — T4-LDS-0316, Rev. 1 (9/13/13) ©2013 Microsemi Corporation Page 1 of 7
T4-LDS-0316, Rev. 1 (9/13/13) ©2013 Microsemi Corporation Page 1 of 7
P1 · p01_fig02P1
JAN2N6383 (TO-204AA(TO-3)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P2 · p02_fig012078×493px
JAN2N6383 (TO-204AA(TO-3)) — PART NOMENCLATURE JAN 2N6283 (e3)
PART NOMENCLATURE JAN 2N6283 (e3)
P2 · p02_fig022078×429px
JAN2N6383 (TO-204AA(TO-3)) — PART NOMENCLATURE JAN 2N6283 (e3) | Reliability Level JAN = JAN Level JANTX = JANTX Level JANTXV = JANTXV Level | Blank = Commercial | JEDEC type number (see Electrical Characteristics | table) | RoHS Compliance e3 = RoHS compliant (availab
PART NOMENCLATURE JAN 2N6283 (e3) | Reliability Level JAN = JAN Level JANTX = JANTX Level JANTXV = JANTXV Level | Blank = Commercial | JEDEC type number (see Electrical Characteristics | table) | RoHS Compliance e3 = RoHS compliant (availab
P5 · p05_fig01911×987px
JAN2N6383 (TO-204AA(TO-3)) — FIGURE 1 Maximum Safe Operating Graph (continuous dc)
FIGURE 1 Maximum Safe Operating Graph (continuous dc)
P5 · p05_fig02846×816px
JAN2N6383 (TO-204AA(TO-3)) — FIGURE 1 Maximum Safe Operating Graph (continuous dc)
FIGURE 1 Maximum Safe Operating Graph (continuous dc)
P6 · p06_fig01911×1146px
JAN2N6383 (TO-204AA(TO-3)) — PACKAGE DIMENSIONS
PACKAGE DIMENSIONS
P6 · p06_fig01P6
JAN2N6383 (TO-204AA(TO-3)) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)

Elektrische Spezifikationen & Bauteildetails (JAN2N6383)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:JAN2N6383 (TO-204AA(TO-3)) ist ein 4-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 39.40 × 26.70 × 8.50 mm (Pin-Raster e = 0.00 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
1.0 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
39.40 × 26.70 × 8.50 mm (A1=0.02 mm)
Gehäusefamilie: OTHER (TO-204AA(TO-3))
Pinanzahl & RastermaßN / e
4 Pins
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol4 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint4 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 13.38×36.41mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (TO-204AA(TO-3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
39.40 × 26.70 mm
Höhe (A) & Raster (e)IPC-7351B
A=8.50mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.40 × 0.90 mm
Pins / Gesamt-PadsTopology
4P / 4Pad (CUSTOM_ARRAY)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
TO-204AA(TO-3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — JAN2N6383 (TO-204AA(TO-3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des JAN2N6383 (TO-204AA(TO-3))?

Das Bauteil JAN2N6383 von MICROCHIP im TO-204AA(TO-3)-Gehäuse besitzt 4 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (B: Multiplex-I/O- & Peripherie-Pin B (General)), 2 (E: Multiplex-I/O- & Peripherie-Pin E (General)), 3 (C: Multiplex-I/O- & Peripherie-Pin C (General)), 4 (C: Multiplex-I/O- & Peripherie-Pin C (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der JAN2N6383?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des JAN2N6383 (TO-204AA(TO-3)) 26.70 × 39.40 mm bei einem Pitch e = 0.50 mm und 4 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 13.38 × 36.41 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für JAN2N6383 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für JAN2N6383 (MICROCHIP, TO-204AA(TO-3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (4 Pins) & JAN2N6383 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1BDigital_IOSignalanschluss B (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: B. Unterstützte Bus-Schnittstellen: General.
2EDigital_IOSignalanschluss E (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: E. Unterstützte Bus-Schnittstellen: General.
3CDigital_IOSignalanschluss C (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: C. Unterstützte Bus-Schnittstellen: General.
4CDigital_IOSignalanschluss C (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: C. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload