QFN-24(4x4) · 25P
Sơ đồ Chân Đồng bộ Symbol/2D/3D (25/25)
Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D| Chân | Ký hiệu | Loại | Chức năng (VI) |
|---|---|---|---|
| 1 | ANT | I/O | Chân Đa năng Vào/Ra & Ngoại vi ANT (General) |
| 2 | VDDA3P3 | Power | Chân cấp nguồn dương (VDDA3P3 — 3.3V / 5.0V Standard Logic) |
| 3 | VDDA3P3 | Power | Chân cấp nguồn dương (VDDA3P3 — 3.3V / 5.0V Standard Logic) |
| 4 | GPIO0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi GPIO0 (General) |
| 5 | GPIO1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi GPIO1 (General) |
| 6 | GPIO2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi GPIO2 (General) |
| 7 | CHIP_EN | I/O | Chân Đa năng Vào/Ra & Ngoại vi CHIP_EN (General) |
| 8 | GPIO3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi GPIO3 (General) |
| 9 | MTMS | I/O | Chân Đa năng Vào/Ra & Ngoại vi MTMS (SWD/JTAG) |
| 10 | MTDI | I/O | Chân Đa năng Vào/Ra & Ngoại vi MTDI (SWD/JTAG) |
| 11 | VDD3P3_RTC | Power | Chân cấp nguồn dương (VDD3P3_RTC — 3.3V / 5.0V Standard Logic) |
| 12 | MTCK | I/O | Chân Đa năng Vào/Ra & Ngoại vi MTCK (SWD/JTAG) |
| 13 | MTDO | I/O | Chân Đa năng Vào/Ra & Ngoại vi MTDO (SWD/JTAG) |
| 14 | GPIO8 | I/O | Chân Đa năng Vào/Ra & Ngoại vi GPIO8 (General) |
| 15 | GPIO9 | I/O | Chân Đa năng Vào/Ra & Ngoại vi GPIO9 (General) |
| 16 | GPIO10 | I/O | Chân Đa năng Vào/Ra & Ngoại vi GPIO10 (General) |
| 17 | VDD3P3_CPU | Power | Chân cấp nguồn dương (VDD3P3_CPU — 3.3V / 5.0V Standard Logic) |
| 18 | GPIO18 | I/O | Chân Đa năng Vào/Ra & Ngoại vi GPIO18 (General) |
| 19 | U0RXD | I/O | Chân Đa năng Vào/Ra & Ngoại vi U0RXD (UART) |
| 20 | U0TXD | I/O | Chân Đa năng Vào/Ra & Ngoại vi U0TXD (UART) |
| 21 | VDDA | Power | Chân cấp nguồn dương (VDDA — 3.3V / 5.0V Standard Logic) |
| 22 | XTAL_N | I/O | Chân Đa năng Vào/Ra & Ngoại vi XTAL_N (RTC/CLK) |
| 23 | XTAL_P | I/O | Chân Đa năng Vào/Ra & Ngoại vi XTAL_P (RTC/CLK) |
| 24 | VDDA | Power | Chân cấp nguồn dương (VDDA — 3.3V / 5.0V Standard Logic) |
| 25 | EP | GND | Đế Tản nhiệt & Mass Trung tâm (EP) |
PIN 1 ANT
I/OChân Đa năng Vào/Ra & Ngoại vi ANT (General)
Lưu ý thiết kế: Signal terminal ANT (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: ANT. Supported peripheral buses: General.
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z
Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 8 Hình Trích xuất)
Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
Đúng kiểu vỏ chuẩn (25 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
QFN-24(4x4) · 4.00×4.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
IPC-7351B Land Pattern (25 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (8 hình · Trang 1/1)
Hiển thị hình 1–8 trên 8 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip ESP8684
P53 · p53_fig03ĐÚNG KIỂU VỎ
P53 · p53_fig04ĐÚNG KIỂU VỎ
P1 · p01_fig01336×313px
P2 · p02_fig011562×1514px
P13 · p13_fig011378×1295px
P13 · p13_fig02685×222px
P53 · p53_fig01645×587px
P53 · p53_fig02703×595px
Thông số Kỹ thuật & Chi tiết Linh kiện (ESP8684H4X)
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)Mô tả chi tiết:ESP8684H4X (QFN-24(4x4)) là linh kiện điện tử & kết nối tiêu chuẩn 25 chân, kích thước bao hình cơ khí 4.00 × 4.00 × 1.00 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức Wi-Fi, Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
2.4 GHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
500 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
4.00 × 4.00 × 1.00 mm (A1=0.03 mm)
Họ đóng gói: QFN (QFN-24(4x4))
Số lượng chân & Bước chânN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Wi-Fi, Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Cảnh báo chân Boot Strapping (GPIO0, MTDI, MTDO): Không gắn tụ/trở kéo sai mức logic khi cấp nguồn Reset.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.
Kiểm định 5 Chuẩn
Đánh giá tự động trước khi xuất fileIEEE-315 Symbol25 chân phân nhóm tự động
IPC-7351B Land Pattern25 pads · Pitch 0.50mm
IPC-7525 Kem hàn 60%EPAD 2.80×2.80mm chia cửa sổ
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
Xác nhận Mạch Thật & Đánh giá Kỹ thuật
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet5.00 PCB Verified
IPC-7351B
Chọn mã biến thể hoặc phiên bản đóng gói khác trong cùng DatasheetCác Biến thể Cùng Họ Chip & Datasheet — ESP8684 (3)
QFN-24(4x4) · 25P
QFN-24(4x4) · 25P
Kích thước Cơ khí & Land Pattern (QFN-24(4x4))
Trích xuất từ Datasheet & chuẩn hóa IPC-7351BThân vỏ (D × E)Nominal
4.00 × 4.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=1.00mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.28 × 0.80 mm
Số chân / Tổng số PadTopology
25P / 25Pad (QUAD_ROW)
BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)
Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1| Ký hiệu / Mã thay thế | Giá trị / Kiểu vỏ | Vai trò & Quy tắc Bố trí PCB (Layout Rule) |
|---|---|---|
| N/A BOM | Theo mạch ứng dụng QFN-24(4x4) | Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221. |
Câu hỏi Kỹ thuật Thường gặp (FAQ) — ESP8684H4X (QFN-24(4x4))
Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CADSơ đồ chân (Pinout) và thông số điện áp của ESP8684H4X (QFN-24(4x4)) như thế nào?
Linh kiện ESP8684H4X do ESPRESSIF sản xuất đóng gói kiểu QFN-24(4x4) gồm 25 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (ANT: Chân Đa năng Vào/Ra & Ngoại vi ANT (General)), 2 (VDDA3P3: Chân cấp nguồn dương (VDDA3P3 — 3.3V / 5.0V Standard Logic)), 3 (VDDA3P3: Chân cấp nguồn dương (VDDA3P3 — 3.3V / 5.0V Standard Logic)), 4 (GPIO0: Chân Đa năng Vào/Ra & Ngoại vi GPIO0 (General)), 5 (GPIO1: Chân Đa năng Vào/Ra & Ngoại vi GPIO1 (General)), 6 (GPIO2: Chân Đa năng Vào/Ra & Ngoại vi GPIO2 (General)).
Kích thước Footprint chuẩn IPC-7351B của ESP8684H4X là bao nhiêu?
Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ ESP8684H4X (QFN-24(4x4)) có kích thước danh định 4.00 × 4.00 mm, bước chân e = 0.50 mm, tổng số 25 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 2.80 × 2.80 mm chia lưới kem hàn 60% theo IPC-7525.
Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho ESP8684H4X ở đâu?
Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của ESP8684H4X (ESPRESSIF, QFN-24(4x4)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).
Phụ lục Tra cứu Tĩnh: Bảng Pinout (25 chân) & Liên kết Biến thể Họ ESP8684Mở rộng bảng tĩnh
| Số Chân (Pin #) | Tên Tín hiệu (Signal Name) | Loại Điện học (Type) | Mô tả Chức năng & Lưu ý Thiết kế Mạch |
|---|---|---|---|
| 1 | ANT | RF_50Ohm | Chân tín hiệu ANT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ANT. Giao thức hỗ trợ: General. |
| 2 | VDDA3P3 | Power_In | Chân cấp nguồn dương (VDDA3P3) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 3 | VDDA3P3 | Power_In | Chân cấp nguồn dương (VDDA3P3) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 4 | GPIO0 | Digital_IO | Chân tín hiệu GPIO0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO0. Giao thức hỗ trợ: General. |
| 5 | GPIO1 | Digital_IO | Chân tín hiệu GPIO1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO1. Giao thức hỗ trợ: General. |
| 6 | GPIO2 | Digital_IO | Chân tín hiệu GPIO2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO2. Giao thức hỗ trợ: General. |
| 7 | CHIP_EN | Digital_IO | Chân tín hiệu CHIP_EN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CHIP_EN. Giao thức hỗ trợ: General. |
| 8 | GPIO3 | Digital_IO | Chân tín hiệu GPIO3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO3. Giao thức hỗ trợ: General. |
| 9 | MTMS | Digital_IO | Chân tín hiệu MTMS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MTMS. Giao thức hỗ trợ: SWD/JTAG. |
| 10 | MTDI | Digital_IO | Chân tín hiệu MTDI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MTDI. Giao thức hỗ trợ: SWD/JTAG. |
| 11 | VDD3P3_RTC | Power_In | Chân cấp nguồn dương (VDD3P3_RTC) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 12 | MTCK | Digital_IO | Chân tín hiệu MTCK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MTCK. Giao thức hỗ trợ: SWD/JTAG. |
| 13 | MTDO | Digital_IO | Chân tín hiệu MTDO (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MTDO. Giao thức hỗ trợ: SWD/JTAG. |
| 14 | GPIO8 | Digital_IO | Chân tín hiệu GPIO8 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO8. Giao thức hỗ trợ: General. |
| 15 | GPIO9 | Digital_IO | Chân tín hiệu GPIO9 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO9. Giao thức hỗ trợ: General. |
| 16 | GPIO10 | Digital_IO | Chân tín hiệu GPIO10 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO10. Giao thức hỗ trợ: General. |
| 17 | VDD3P3_CPU | Power_In | Chân cấp nguồn dương (VDD3P3_CPU) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 18 | GPIO18 | Digital_IO | Chân tín hiệu GPIO18 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO18. Giao thức hỗ trợ: General. |
| 19 | U0RXD | Digital_IO | Chân tín hiệu U0RXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): U0RXD. Giao thức hỗ trợ: UART. |
| 20 | U0TXD | Digital_IO | Chân tín hiệu U0TXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): U0TXD. Giao thức hỗ trợ: UART. |
| 21 | VDDA | Power_In | Chân cấp nguồn dương (VDDA) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 22 | XTAL_N | Digital_IO | Chân tín hiệu XTAL_N (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XTAL_N. Giao thức hỗ trợ: RTC/CLK. |
| 23 | XTAL_P | Digital_IO | Chân tín hiệu XTAL_P (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XTAL_P. Giao thức hỗ trợ: RTC/CLK. |
| 24 | VDDA | Power_In | Chân cấp nguồn dương (VDDA) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 25 | EP | GND | Đế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp. |