ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) — Symbol, Footprint IPC-7351B & 3D STEP Model

C6244718

SemiconductorQFN-32_L5.0-W5.0-P0.50-TL-EP3.7 · 33 chân · Pitch 0.50mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7)1VDDA2LNA3VDD3P34VDD3P35VDD_RTC6TOUT7CHIP_EN8XPD_DCDC9MTMS10MTDI11VDDPST12MTCK13MTDO14GPIO215GPIO016GPIO417VDDPST33GND32EXT_RSTB31RES12K30VDDA29VDDD28XTAL_IN27XTAL_OUT26U0TXD25U0RXD24GPIO523SDIO_DATA_122SDIO_DATA_021SDIO_CLK20SDIO_CMD19SDIO_DATA_318SDIO_DATA_2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.227.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. FOOTPRINT 2D
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. MÔ HÌNH 3D
Kích thước vỏ: 5.00mm × 5.00mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (33/33)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1VDDAPowerChân cấp nguồn dương (VDDA — 3.3V / 5.0V Standard Logic)
2LNAI/OChân Đa năng Vào/Ra & Ngoại vi LNA (General)
3VDD3P3PowerChân cấp nguồn dương (VDD3P3 — 3.3V / 5.0V Standard Logic)
4VDD3P3PowerChân cấp nguồn dương (VDD3P3 — 3.3V / 5.0V Standard Logic)
5VDD_RTCPowerChân cấp nguồn dương (VDD_RTC — 3.3V / 5.0V Standard Logic)
6TOUTI/OChân Đa năng Vào/Ra & Ngoại vi TOUT (General)
7CHIP_ENI/OChân Đa năng Vào/Ra & Ngoại vi CHIP_EN (General)
8XPD_DCDCI/OChân Đa năng Vào/Ra & Ngoại vi XPD_DCDC (General)
9MTMSI/OChân Đa năng Vào/Ra & Ngoại vi MTMS (SWD/JTAG)
10MTDII/OChân Đa năng Vào/Ra & Ngoại vi MTDI (SWD/JTAG)
11VDDPSTPowerChân cấp nguồn dương (VDDPST — 3.3V / 5.0V Standard Logic)
12MTCKI/OChân Đa năng Vào/Ra & Ngoại vi MTCK (SWD/JTAG)
13MTDOI/OChân Đa năng Vào/Ra & Ngoại vi MTDO (SWD/JTAG)
14GPIO2I/OChân Đa năng Vào/Ra & Ngoại vi GPIO2 (General)
15GPIO0I/OChân Đa năng Vào/Ra & Ngoại vi GPIO0 (General)
16GPIO4I/OChân Đa năng Vào/Ra & Ngoại vi GPIO4 (General)
17VDDPSTPowerChân cấp nguồn dương (VDDPST — 3.3V / 5.0V Standard Logic)
18SDIO_DATA_2I/OChân Đa năng Vào/Ra & Ngoại vi SDIO_DATA_2 (General)
19SDIO_DATA_3I/OChân Đa năng Vào/Ra & Ngoại vi SDIO_DATA_3 (General)
20SDIO_CMDI/OChân Đa năng Vào/Ra & Ngoại vi SDIO_CMD (General)
21SDIO_CLKI/OChân Đa năng Vào/Ra & Ngoại vi SDIO_CLK (General)
22SDIO_DATA_0I/OChân Đa năng Vào/Ra & Ngoại vi SDIO_DATA_0 (General)
23SDIO_DATA_1I/OChân Đa năng Vào/Ra & Ngoại vi SDIO_DATA_1 (General)
24GPIO5I/OChân Đa năng Vào/Ra & Ngoại vi GPIO5 (General)
25U0RXDI/OChân Đa năng Vào/Ra & Ngoại vi U0RXD (UART)
26U0TXDI/OChân Đa năng Vào/Ra & Ngoại vi U0TXD (UART)
27XTAL_OUTI/OChân Đa năng Vào/Ra & Ngoại vi XTAL_OUT (RTC/CLK)
28XTAL_INI/OChân Đa năng Vào/Ra & Ngoại vi XTAL_IN (RTC/CLK)
29VDDDPowerChân cấp nguồn dương (VDDD — 3.3V / 5.0V Standard Logic)
30VDDAPowerChân cấp nguồn dương (VDDA — 3.3V / 5.0V Standard Logic)
31RES12KI/OChân Đa năng Vào/Ra & Ngoại vi RES12K (General)
32EXT_RSTBI/OChân Đa năng Vào/Ra & Ngoại vi EXT_RSTB (General)
33GNDGNDChân Mass Tham chiếu (GND)
PIN 1 VDDA
Power
Chân cấp nguồn dương (VDDA — 3.3V / 5.0V Standard Logic)
Lưu ý thiết kế: Primary positive power supply input (VDDA) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: C6244718 (Semiconductor · QFN-32_L5.0-W5.0-P0.50-TL-EP3.7)
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (33 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
QFN-32_L5.0-W5.0-P0.50-TL-EP3.7 · 5.00×5.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (33 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›

Thông số Kỹ thuật & Chi tiết Linh kiện (C6244718)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) là linh kiện điện tử & kết nối tiêu chuẩn 33 chân, kích thước bao hình cơ khí 5.00 × 5.00 × 0.85 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức RTC/CLK, SWD/JTAG, UART.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
DC / Broadband Passive
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
Họ đóng gói: QFN (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7)
Số lượng chân & Bước chânN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
RTC/CLK, SWD/JTAG, UART
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol33 chân phân nhóm tự động
OK
IPC-7351B Land Pattern33 pads · Pitch 0.50mm
OK
IPC-7525 Kem hàn 60%EPAD 3.70×3.70mm chia cửa sổ
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7)

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
5.00 × 5.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.85mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.28 × 0.80 mm
Số chân / Tổng số PadTopology
33P / 33Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
QFN-32_L5.0-W5.0-P0.50-TL-EP3.7
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7)

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) như thế nào?

Linh kiện C6244718 do Semiconductor sản xuất đóng gói kiểu QFN-32_L5.0-W5.0-P0.50-TL-EP3.7 gồm 33 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (VDDA: Chân cấp nguồn dương (VDDA — 3.3V / 5.0V Standard Logic)), 2 (LNA: Chân Đa năng Vào/Ra & Ngoại vi LNA (General)), 3 (VDD3P3: Chân cấp nguồn dương (VDD3P3 — 3.3V / 5.0V Standard Logic)), 4 (VDD3P3: Chân cấp nguồn dương (VDD3P3 — 3.3V / 5.0V Standard Logic)), 5 (VDD_RTC: Chân cấp nguồn dương (VDD_RTC — 3.3V / 5.0V Standard Logic)), 6 (TOUT: Chân Đa năng Vào/Ra & Ngoại vi TOUT (General)).

Kích thước Footprint chuẩn IPC-7351B của C6244718 là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) có kích thước danh định 5.00 × 5.00 mm, bước chân e = 0.50 mm, tổng số 33 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 3.70 × 3.70 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho C6244718 ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của C6244718 (Semiconductor, QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (33 chân) & Liên kết Biến thể Họ ESP8285Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1VDDAPower_InChân cấp nguồn dương (VDDA) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
2LNADigital_IOChân tín hiệu LNA (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): LNA. Giao thức hỗ trợ: General.
3VDD3P3Power_InChân cấp nguồn dương (VDD3P3) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
4VDD3P3Power_InChân cấp nguồn dương (VDD3P3) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
5VDD_RTCPower_InChân cấp nguồn dương (VDD_RTC) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
6TOUTDigital_IOChân tín hiệu TOUT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TOUT. Giao thức hỗ trợ: General.
7CHIP_ENDigital_IOChân tín hiệu CHIP_EN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CHIP_EN. Giao thức hỗ trợ: General.
8XPD_DCDCDigital_IOChân tín hiệu XPD_DCDC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XPD_DCDC. Giao thức hỗ trợ: General.
9MTMSDigital_IOChân tín hiệu MTMS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MTMS. Giao thức hỗ trợ: SWD/JTAG.
10MTDIDigital_IOChân tín hiệu MTDI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MTDI. Giao thức hỗ trợ: SWD/JTAG.
11VDDPSTPower_InChân cấp nguồn dương (VDDPST) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
12MTCKDigital_IOChân tín hiệu MTCK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MTCK. Giao thức hỗ trợ: SWD/JTAG.
13MTDODigital_IOChân tín hiệu MTDO (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MTDO. Giao thức hỗ trợ: SWD/JTAG.
14GPIO2Digital_IOChân tín hiệu GPIO2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO2. Giao thức hỗ trợ: General.
15GPIO0Digital_IOChân tín hiệu GPIO0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO0. Giao thức hỗ trợ: General.
16GPIO4Digital_IOChân tín hiệu GPIO4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO4. Giao thức hỗ trợ: General.
17VDDPSTPower_InChân cấp nguồn dương (VDDPST) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
18SDIO_DATA_2Digital_IOChân tín hiệu SDIO_DATA_2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SDIO_DATA_2. Giao thức hỗ trợ: General.
19SDIO_DATA_3Digital_IOChân tín hiệu SDIO_DATA_3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SDIO_DATA_3. Giao thức hỗ trợ: General.
20SDIO_CMDDigital_IOChân tín hiệu SDIO_CMD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SDIO_CMD. Giao thức hỗ trợ: General.
21SDIO_CLKDigital_IOChân tín hiệu SDIO_CLK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SDIO_CLK. Giao thức hỗ trợ: General.
22SDIO_DATA_0Digital_IOChân tín hiệu SDIO_DATA_0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SDIO_DATA_0. Giao thức hỗ trợ: General.
23SDIO_DATA_1Digital_IOChân tín hiệu SDIO_DATA_1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SDIO_DATA_1. Giao thức hỗ trợ: General.
24GPIO5Digital_IOChân tín hiệu GPIO5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO5. Giao thức hỗ trợ: General.
25U0RXDDigital_IOChân tín hiệu U0RXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): U0RXD. Giao thức hỗ trợ: UART.
26U0TXDDigital_IOChân tín hiệu U0TXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): U0TXD. Giao thức hỗ trợ: UART.
27XTAL_OUTDigital_IOChân tín hiệu XTAL_OUT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XTAL_OUT. Giao thức hỗ trợ: RTC/CLK.
28XTAL_INDigital_IOChân tín hiệu XTAL_IN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XTAL_IN. Giao thức hỗ trợ: RTC/CLK.
29VDDDPower_InChân cấp nguồn dương (VDDD) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
30VDDAPower_InChân cấp nguồn dương (VDDA) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
31RES12KDigital_IOChân tín hiệu RES12K (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RES12K. Giao thức hỗ trợ: General.
32EXT_RSTBDigital_IOChân tín hiệu EXT_RSTB (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): EXT_RSTB. Giao thức hỗ trợ: General.
33GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF