ChipDocs.org
⌘K
2284 部品PDFアップロード
ESP8089 (QFN-32-EP(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ESP8089

ESPRESSIFID: C80815QFN-32-EP(5x5) · 33 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ESP8089 (QFN-32-EP(5x5))1VDDA2LNA3VDD3P34VDD3P35VDD_RTC6TOUT7CHIP_EN8XPD_DCDC9MTMS10MIDI11VDDPST12MICK13MTDO14GPIO215GPIO016VDD17VDDPST33EP32EXT_RSTB31RES12K30VDDA29VDDD28XTAL_IN27XTAL_OUT26U0TXD25U0RXD24DVDD23SD_DATA_122SD_DATA_021SD_CLK20SD_CMD19SD_DATA_318SD_DATA_2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.227.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (33/33)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDAPower電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
2LNAI/OマルチプレクスI/O・ペリフェラル端子 LNA (General)
3VDD3P3Power電源供給入力 (VDD3P3 — 3.3V / 5.0V Standard Logic)
4VDD3P3Power電源供給入力 (VDD3P3 — 3.3V / 5.0V Standard Logic)
5VDD_RTCPower電源供給入力 (VDD_RTC — 3.3V / 5.0V Standard Logic)
6TOUTI/OマルチプレクスI/O・ペリフェラル端子 TOUT (General)
7CHIP_ENI/OマルチプレクスI/O・ペリフェラル端子 CHIP_EN (General)
8XPD_DCDCI/OマルチプレクスI/O・ペリフェラル端子 XPD_DCDC (General)
9MTMSI/OマルチプレクスI/O・ペリフェラル端子 MTMS (SWD/JTAG)
10MIDII/OマルチプレクスI/O・ペリフェラル端子 MIDI (General)
11VDDPSTPower電源供給入力 (VDDPST — 3.3V / 5.0V Standard Logic)
12MICKI/OマルチプレクスI/O・ペリフェラル端子 MICK (General)
13MTDOI/OマルチプレクスI/O・ペリフェラル端子 MTDO (SWD/JTAG)
14GPIO2I/OマルチプレクスI/O・ペリフェラル端子 GPIO2 (General)
15GPIO0I/OマルチプレクスI/O・ペリフェラル端子 GPIO0 (General)
16VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
17VDDPSTPower電源供給入力 (VDDPST — 3.3V / 5.0V Standard Logic)
18SD_DATA_2I/OマルチプレクスI/O・ペリフェラル端子 SD_DATA_2 (General)
19SD_DATA_3I/OマルチプレクスI/O・ペリフェラル端子 SD_DATA_3 (General)
20SD_CMDI/OマルチプレクスI/O・ペリフェラル端子 SD_CMD (General)
21SD_CLKI/OマルチプレクスI/O・ペリフェラル端子 SD_CLK (General)
22SD_DATA_0I/OマルチプレクスI/O・ペリフェラル端子 SD_DATA_0 (General)
23SD_DATA_1I/OマルチプレクスI/O・ペリフェラル端子 SD_DATA_1 (General)
24DVDDPower電源供給入力 (DVDD — 3.3V / 5.0V Standard Logic)
25U0RXDI/OマルチプレクスI/O・ペリフェラル端子 U0RXD (UART)
26U0TXDI/OマルチプレクスI/O・ペリフェラル端子 U0TXD (UART)
27XTAL_OUTI/OマルチプレクスI/O・ペリフェラル端子 XTAL_OUT (RTC/CLK)
28XTAL_INI/OマルチプレクスI/O・ペリフェラル端子 XTAL_IN (RTC/CLK)
29VDDDPower電源供給入力 (VDDD — 3.3V / 5.0V Standard Logic)
30VDDAPower電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
31RES12KI/OマルチプレクスI/O・ペリフェラル端子 RES12K (General)
32EXT_RSTBI/OマルチプレクスI/O・ペリフェラル端子 EXT_RSTB (General)
33EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VDDA
Power
電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDDA) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 1 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ESP8089 (ESPRESSIF · QFN-32-EP(5x5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ESP8089 (QFN-32-EP(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ESP8089 (QFN-32-EP(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (33ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ESP8089 (QFN-32-EP(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ESP8089 (QFN-32-EP(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-32-EP(5x5) · 5.00×5.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ESP8089 (QFN-32-EP(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (33 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ESP8089 (QFN-32-EP(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (1 点 · 1/1 ページ)
ESP8089 シリーズの切り抜きなし原本図面 1 点中 1–1 点目を表示
P23 · p23_fig01パッケージ完全一致
ESP8089 (QFN-32-EP(5x5)) — I. ᴫ୯ - QFN32 ੗ᤰמ௳
I. ᴫ୯ - QFN32 ੗ᤰמ௳

電気仕様 & 部品詳細スペック (ESP8089)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ESP8089 (QFN-32-EP(5x5)) は 32 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、SPI, SDIO, RTC/CLK, SWD/JTAG, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
2.4 GHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-32-EP(5x5))
ピン数・リードピッチN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
SPI, SDIO, RTC/CLK, SWD/JTAG, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (MTDO, GPIO0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル33 ピン自動バス分類
OK
IPC-7351B フットプリント33 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.70×3.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-32-EP(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
33P / 33Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-32-EP(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ESP8089 (QFN-32-EP(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ESP8089 (QFN-32-EP(5x5)) のピン配置 (Pinout) および電源電圧仕様は？

ESPRESSIF 製 ESP8089 (QFN-32-EP(5x5) パッケージ) は全 33 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDDA: 電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)), 2 (LNA: マルチプレクスI/O・ペリフェラル端子 LNA (General)), 3 (VDD3P3: 電源供給入力 (VDD3P3 — 3.3V / 5.0V Standard Logic)), 4 (VDD3P3: 電源供給入力 (VDD3P3 — 3.3V / 5.0V Standard Logic)), 5 (VDD_RTC: 電源供給入力 (VDD_RTC — 3.3V / 5.0V Standard Logic)), 6 (TOUT: マルチプレクスI/O・ペリフェラル端子 TOUT (General))。

ESP8089 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ESP8089 (QFN-32-EP(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.50 mm、合計 33 パッドで構成されています（中央放熱パッド EPAD 3.70 × 3.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

ESP8089 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ESP8089 (ESPRESSIF, QFN-32-EP(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (33 ピン) & ESP8089 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。
2LNADigital_IO信号端子 LNA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LNA。対応バス/インターフェース: General。
3VDD3P3Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD3P3、最大定格: 5.5V) です。
4VDD3P3Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD3P3、最大定格: 5.5V) です。
5VDD_RTCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_RTC、最大定格: 5.5V) です。
6TOUTDigital_IO信号端子 TOUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TOUT。対応バス/インターフェース: General。
7CHIP_ENDigital_IO信号端子 CHIP_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CHIP_EN。対応バス/インターフェース: General。
8XPD_DCDCDigital_IO信号端子 XPD_DCDC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XPD_DCDC。対応バス/インターフェース: General。
9MTMSDigital_IO信号端子 MTMS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MTMS。対応バス/インターフェース: SWD/JTAG。
10MIDIDigital_IO信号端子 MIDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MIDI。対応バス/インターフェース: General。
11VDDPSTPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDPST、最大定格: 5.5V) です。
12MICKDigital_IO信号端子 MICK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MICK。対応バス/インターフェース: General。
13MTDODigital_IO信号端子 MTDO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MTDO。対応バス/インターフェース: SWD/JTAG。
14GPIO2Digital_IO信号端子 GPIO2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO2。対応バス/インターフェース: General。
15GPIO0Digital_IO信号端子 GPIO0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO0。対応バス/インターフェース: General。
16VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
17VDDPSTPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDPST、最大定格: 5.5V) です。
18SD_DATA_2Digital_IO信号端子 SD_DATA_2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_DATA_2。対応バス/インターフェース: General。
19SD_DATA_3Digital_IO信号端子 SD_DATA_3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_DATA_3。対応バス/インターフェース: General。
20SD_CMDDigital_IO信号端子 SD_CMD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_CMD。対応バス/インターフェース: General。
21SD_CLKDigital_IO信号端子 SD_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_CLK。対応バス/インターフェース: General。
22SD_DATA_0Digital_IO信号端子 SD_DATA_0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_DATA_0。対応バス/インターフェース: General。
23SD_DATA_1Digital_IO信号端子 SD_DATA_1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_DATA_1。対応バス/インターフェース: General。
24DVDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDD、最大定格: 5.5V) です。
25U0RXDDigital_IO信号端子 U0RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: U0RXD。対応バス/インターフェース: UART。
26U0TXDDigital_IO信号端子 U0TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: U0TXD。対応バス/インターフェース: UART。
27XTAL_OUTDigital_IO信号端子 XTAL_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XTAL_OUT。対応バス/インターフェース: RTC/CLK。
28XTAL_INDigital_IO信号端子 XTAL_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XTAL_IN。対応バス/インターフェース: RTC/CLK。
29VDDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDD、最大定格: 5.5V) です。
30VDDAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。
31RES12KDigital_IO信号端子 RES12K（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RES12K。対応バス/インターフェース: General。
32EXT_RSTBDigital_IO信号端子 EXT_RSTB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: EXT_RSTB。対応バス/インターフェース: General。
33EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード