ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
EQCO62X20C1-I/8EX (QFN-16(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

EQCO62X20C1-I/8EX

MICROCHIPID: C5339185QFN-16(4x4) · 17 Pins · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · EQCO62X20C1-I/8EX (QFN-16(4x4))1GND2SDIp3SDIn4GND5LFI6AmpR7RiseR8NC9GND17EP16VCC15NC14NC13VCC12GND11SDOp10SDOnGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D-FOOTPRINT
1234567891011121314151617E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 4.00mm × 4.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (17/17)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1GNDGNDMasseanschluss (GND)
2SDIpI/OMultiplex-I/O- & Peripherie-Pin SDIp (General)
3SDInI/OMultiplex-I/O- & Peripherie-Pin SDIn (General)
4GNDGNDMasseanschluss (GND)
5LFII/OMultiplex-I/O- & Peripherie-Pin LFI (General)
6AmpRI/OMultiplex-I/O- & Peripherie-Pin AmpR (General)
7RiseRI/OMultiplex-I/O- & Peripherie-Pin RiseR (General)
8NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
9GNDGNDMasseanschluss (GND)
10SDOnI/OMultiplex-I/O- & Peripherie-Pin SDOn (General)
11SDOpI/OMultiplex-I/O- & Peripherie-Pin SDOp (General)
12GNDGNDMasseanschluss (GND)
13VCCPowerVersorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
14NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
15NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
16VCCPowerVersorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
17EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 GND
GND
Masseanschluss (GND)
Designhinweis: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 14 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: EQCO62X20C1-I/8EX (MICROCHIP · QFN-16(4x4))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (17 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 4. Gehäuseabmessungen (D×E×A)
QFN-16(4x4) · 4.00×4.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (17 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (14 Abb. · Seite 1/2)
Zeige 1–12 von 14 unbeschnittenen Originalzeichnungen für EQCO62X20C1
P1 · p01_fig01377×200px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — EQCO62R20.3 6.25 Gbps Asymmetric Coax Equalizer/ EQCO31R20.3 3.125 Gbps Asymmetric Coax Equalizer
EQCO62R20.3 6.25 Gbps Asymmetric Coax Equalizer/ EQCO31R20.3 3.125 Gbps Asymmetric Coax Equalizer
P5 · p05_fig011390×1007px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — FIGURE 1-2: EQCO62R20.3 PIN DIAGRAM(VIEWED FROM TOP)
FIGURE 1-2: EQCO62R20.3 PIN DIAGRAM(VIEWED FROM TOP)
P5 · p05_fig02256×154px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — FIGURE 1-2: EQCO62R20.3 PIN DIAGRAM(VIEWED FROM TOP)
FIGURE 1-2: EQCO62R20.3 PIN DIAGRAM(VIEWED FROM TOP)
P5 · p05_fig01P5
EQCO62X20C1-I/8EX (QFN-16(4x4)) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)
P9 · p09_fig011669×1074px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — FIGURE 2-1: EQCO62R20.3 TYPICAL APPLICATION CIRCUIT
FIGURE 2-1: EQCO62R20.3 TYPICAL APPLICATION CIRCUIT
P9 · p09_fig01P9
EQCO62X20C1-I/8EX (QFN-16(4x4)) — Datasheet Page 9 (p09_fig01)
Datasheet Page 9 (p09_fig01)
P10 · p10_fig011657×1178px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — FIGURE 2-2: RECOMMENDED PCB LAYOUT FOR EQCO62R20.3
FIGURE 2-2: RECOMMENDED PCB LAYOUT FOR EQCO62R20.3
P18 · p18_fig011664×768px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — 4.1 Package Marking Information
4.1 Package Marking Information
P18 · p18_fig021361×615px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
P18 · p18_fig01P18
EQCO62X20C1-I/8EX (QFN-16(4x4)) — Datasheet Page 18 (p18_fig01)
Datasheet Page 18 (p18_fig01)
P20 · p20_fig011777×2439px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — DS60001302C-page 20  2012-2018 Microchip Technology Inc. | Microchip Technology Drawing C04-259B Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/pac
DS60001302C-page 20  2012-2018 Microchip Technology Inc. | Microchip Technology Drawing C04-259B Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/pac
P21 · p21_fig011777×2520px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — EQCO62R20.3/EQCO31R20.3
EQCO62R20.3/EQCO31R20.3
Seite 1 / 2 (14 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (EQCO62X20C1-I/8EX)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:EQCO62X20C1-I/8EX (QFN-16(4x4)) ist ein 16-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 0.90 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C to +85°C Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to +85°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
2 GHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.00 × 4.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-16(4x4))
Pinanzahl & RastermaßN / e
16 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol17 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint17 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 2.20×2.20mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-16(4x4))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
4.00 × 4.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.90 mm
Pins / Gesamt-PadsTopology
17P / 17Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-16(4x4)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — EQCO62X20C1-I/8EX (QFN-16(4x4))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des EQCO62X20C1-I/8EX (QFN-16(4x4))?

Das Bauteil EQCO62X20C1-I/8EX von MICROCHIP im QFN-16(4x4)-Gehäuse besitzt 17 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (GND: Masseanschluss (GND)), 2 (SDIp: Multiplex-I/O- & Peripherie-Pin SDIp (General)), 3 (SDIn: Multiplex-I/O- & Peripherie-Pin SDIn (General)), 4 (GND: Masseanschluss (GND)), 5 (LFI: Multiplex-I/O- & Peripherie-Pin LFI (General)), 6 (AmpR: Multiplex-I/O- & Peripherie-Pin AmpR (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der EQCO62X20C1-I/8EX?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des EQCO62X20C1-I/8EX (QFN-16(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.50 mm und 17 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.20 × 2.20 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für EQCO62X20C1-I/8EX heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für EQCO62X20C1-I/8EX (MICROCHIP, QFN-16(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (17 Pins) & EQCO62X20C1 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
2SDIpDigital_IOSignalanschluss SDIp (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDIp. Unterstützte Bus-Schnittstellen: General.
3SDInDigital_IOSignalanschluss SDIn (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDIn. Unterstützte Bus-Schnittstellen: General.
4GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
5LFIDigital_IOSignalanschluss LFI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LFI. Unterstützte Bus-Schnittstellen: General.
6AmpRDigital_IOSignalanschluss AmpR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: AmpR. Unterstützte Bus-Schnittstellen: General.
7RiseRDigital_IOSignalanschluss RiseR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RiseR. Unterstützte Bus-Schnittstellen: General.
8NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
9GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
10SDOnDigital_IOSignalanschluss SDOn (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDOn. Unterstützte Bus-Schnittstellen: General.
11SDOpDigital_IOSignalanschluss SDOp (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDOp. Unterstützte Bus-Schnittstellen: General.
12GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
13VCCPower_InPositiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
14NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
15NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
16VCCPower_InPositiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
17EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload