ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CP2102N-A02-GQFN28R

SILICON LABSID: C964632QFN-28-EP(5x5) · 29 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CP2102N-A02-GQFN28R (QFN-28-EP(5x5))1DCD2RI/ CLK3GND4D+5D -6VDD7VREGIN8VBUS9RSTb10NC11SUSPENDb12SUSPEND13CHREN14CHR115CHR029EP28DTR27DSR26TXD25RXD24RTS23CTS22GPIO4 .21GPIO5 .20GPIO6 .19GPIO0/ . TXT18GPIO1/ . RXT17GPIO2/ . RS416GPIO3/ . WAKGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.825.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2D-FOOTPRINT
1234567891011121314151617181920212223242526272829E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 5.00mm × 5.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (29/29)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1DCDI/OMultiplex-I/O- & Peripherie-Pin DCD (General)
2RI/ CLKI/OMultiplex-I/O- & Peripherie-Pin RI/ CLK (General)
3GNDGNDMasseanschluss (GND)
4D+I/OMultiplex-I/O- & Peripherie-Pin D+ (USB)
5D -I/OMultiplex-I/O- & Peripherie-Pin D - (USB)
6VDDPowerGeregelter Spannungsausgang (VDD — 3.3V / 5.0V Standard Logic)
7VREGINI/OMultiplex-I/O- & Peripherie-Pin VREGIN (General)
8VBUSPowerVersorgungsspannungseingang (VBUS — 3.3V / 5.0V Standard Logic)
9RSTbI/OMultiplex-I/O- & Peripherie-Pin RSTb (General)
10NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
11SUSPENDbI/OMultiplex-I/O- & Peripherie-Pin SUSPENDb (General)
12SUSPENDI/OMultiplex-I/O- & Peripherie-Pin SUSPEND (General)
13CHRENI/OMultiplex-I/O- & Peripherie-Pin CHREN (General)
14CHR1I/OMultiplex-I/O- & Peripherie-Pin CHR1 (General)
15CHR0I/OMultiplex-I/O- & Peripherie-Pin CHR0 (General)
16GPIO3/ . WAKEUPI/OMultiplex-I/O- & Peripherie-Pin GPIO3/ . WAKEUP (General)
17GPIO2/ . RS485I/OMultiplex-I/O- & Peripherie-Pin GPIO2/ . RS485 (General)
18GPIO1/ . RXTI/OMultiplex-I/O- & Peripherie-Pin GPIO1/ . RXT (General)
19GPIO0/ . TXTI/OMultiplex-I/O- & Peripherie-Pin GPIO0/ . TXT (General)
20GPIO6 .I/OMultiplex-I/O- & Peripherie-Pin GPIO6 . (General)
21GPIO5 .I/OMultiplex-I/O- & Peripherie-Pin GPIO5 . (General)
22GPIO4 .I/OMultiplex-I/O- & Peripherie-Pin GPIO4 . (General)
23CTSI/OMultiplex-I/O- & Peripherie-Pin CTS (UART)
24RTSI/OMultiplex-I/O- & Peripherie-Pin RTS (UART)
25RXDI/OMultiplex-I/O- & Peripherie-Pin RXD (UART)
26TXDI/OMultiplex-I/O- & Peripherie-Pin TXD (UART)
27DSRI/OMultiplex-I/O- & Peripherie-Pin DSR (UART)
28DTRI/OMultiplex-I/O- & Peripherie-Pin DTR (UART)
29EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 DCD
I/O
Multiplex-I/O- & Peripherie-Pin DCD (General)
Designhinweis: DigitalInput DataCarrierDetectcontrolinput(activelow) . .
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 23 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CP2102N-A02-GQFN28R (SILICON LABS · QFN-28-EP(5x5))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (29 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 4. Gehäuseabmessungen (D×E×A)
QFN-28-EP(5x5) · 5.00×5.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (29 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (23 Abb. · Seite 1/2)
Zeige 1–12 von 23 unbeschnittenen Originalzeichnungen für CP2102N
P2 · p02_fig01EXAKTES GEHÄUSE
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 1.1. CP2102N Part Numbering
Figure 1.1. CP2102N Part Numbering
P2 · p02_fig02EXAKTES GEHÄUSE
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — silabs.com | Building a more connected world. Rev. 1.5 | 2
silabs.com | Building a more connected world. Rev. 1.5 | 2
P27 · p27_fig01EXAKTES GEHÄUSE
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 5.1. CP2102N QFN28 Pinout
Figure 5.1. CP2102N QFN28 Pinout
P33 · p33_fig01EXAKTES GEHÄUSE
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 6.1. QFN28 Package Drawing
Figure 6.1. QFN28 Package Drawing
P36 · p36_fig01EXAKTES GEHÄUSE
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 6.3. QFN28 Package Marking
Figure 6.3. QFN28 Package Marking
P1 · p01_fig01401×236px
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — USBXpress™ Family CP2102N Data Sheet
USBXpress™ Family CP2102N Data Sheet
P1 · p01_fig021611×760px
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — • POS terminals • USB dongles • Gaming controllers
• POS terminals • USB dongles • Gaming controllers
P5 · p05_fig011048×832px
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 2.1. Connection Diagram with Voltage Regulator Used and USB Connected (Bus-Powered)
Figure 2.1. Connection Diagram with Voltage Regulator Used and USB Connected (Bus-Powered)
P5 · p05_fig021360×832px
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 2.2. Connection Diagram with Voltage Regulator Used and USB Connected (Self-Powered)
Figure 2.2. Connection Diagram with Voltage Regulator Used and USB Connected (Self-Powered)
P5 · p05_fig02P5
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Datasheet Page 5 (p05_fig02)
Datasheet Page 5 (p05_fig02)
P6 · p06_fig011068×761px
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 2.3. Connection Diagram with Voltage Regulator Not Used
Figure 2.3. Connection Diagram with Voltage Regulator Not Used
P7 · p07_fig01P7
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
Seite 1 / 2 (23 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (CP2102N-A02-GQFN28R)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) ist ein 28-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.00 × 5.00 × 0.75 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
48 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.75 mm (A1=0.05 mm)
Gehäusefamilie: QFN (QFN-28-EP(5x5))
Pinanzahl & RastermaßN / e
28 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol29 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint29 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 3.25×3.25mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-28-EP(5x5))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.75mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.29 × 0.95 mm
Pins / Gesamt-PadsTopology
29P / 29Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-28-EP(5x5)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CP2102N-A02-GQFN28R (QFN-28-EP(5x5))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CP2102N-A02-GQFN28R (QFN-28-EP(5x5))?

Das Bauteil CP2102N-A02-GQFN28R von SILICON LABS im QFN-28-EP(5x5)-Gehäuse besitzt 29 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (DCD: Multiplex-I/O- & Peripherie-Pin DCD (General)), 2 (RI/ CLK: Multiplex-I/O- & Peripherie-Pin RI/ CLK (General)), 3 (GND: Masseanschluss (GND)), 4 (D+: Multiplex-I/O- & Peripherie-Pin D+ (USB)), 5 (D -: Multiplex-I/O- & Peripherie-Pin D - (USB)), 6 (VDD: Geregelter Spannungsausgang (VDD — 3.3V / 5.0V Standard Logic)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CP2102N-A02-GQFN28R?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) 5.00 × 5.00 mm bei einem Pitch e = 0.50 mm und 29 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.25 × 3.25 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CP2102N-A02-GQFN28R heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CP2102N-A02-GQFN28R (SILICON LABS, QFN-28-EP(5x5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (29 Pins) & CP2102N VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1DCDDigital_IOSignalanschluss DCD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DCD. Unterstützte Bus-Schnittstellen: General.
2RI/ CLKDigital_IOSignalanschluss RI/ CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RI/ CLK. Unterstützte Bus-Schnittstellen: General.
3GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
4D+Digital_IOSignalanschluss D+ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D+. Unterstützte Bus-Schnittstellen: USB.
5D -Digital_IOSignalanschluss D - (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D -. Unterstützte Bus-Schnittstellen: USB.
6VDDPower_OutGeregelter Leistungsausgang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
7VREGINDigital_IOSignalanschluss VREGIN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VREGIN. Unterstützte Bus-Schnittstellen: General.
8VBUSPower_InPositiver Versorgungseingang (VBUS) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
9RSTbDigital_IOSignalanschluss RSTb (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RSTb. Unterstützte Bus-Schnittstellen: General.
10NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
11SUSPENDbDigital_IOSignalanschluss SUSPENDb (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SUSPENDb. Unterstützte Bus-Schnittstellen: General.
12SUSPENDDigital_IOSignalanschluss SUSPEND (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SUSPEND. Unterstützte Bus-Schnittstellen: General.
13CHRENDigital_IOSignalanschluss CHREN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CHREN. Unterstützte Bus-Schnittstellen: General.
14CHR1Digital_IOSignalanschluss CHR1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CHR1. Unterstützte Bus-Schnittstellen: General.
15CHR0Digital_IOSignalanschluss CHR0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CHR0. Unterstützte Bus-Schnittstellen: General.
16GPIO3/ . WAKEUPDigital_IOSignalanschluss GPIO3/ . WAKEUP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO3/ . WAKEUP. Unterstützte Bus-Schnittstellen: General.
17GPIO2/ . RS485Digital_IOSignalanschluss GPIO2/ . RS485 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO2/ . RS485. Unterstützte Bus-Schnittstellen: General.
18GPIO1/ . RXTDigital_IOSignalanschluss GPIO1/ . RXT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO1/ . RXT. Unterstützte Bus-Schnittstellen: General.
19GPIO0/ . TXTDigital_IOSignalanschluss GPIO0/ . TXT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO0/ . TXT. Unterstützte Bus-Schnittstellen: General.
20GPIO6 .Digital_IOSignalanschluss GPIO6 . (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO6 .. Unterstützte Bus-Schnittstellen: General.
21GPIO5 .Digital_IOSignalanschluss GPIO5 . (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO5 .. Unterstützte Bus-Schnittstellen: General.
22GPIO4 .Digital_IOSignalanschluss GPIO4 . (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO4 .. Unterstützte Bus-Schnittstellen: General.
23CTSDigital_IOSignalanschluss CTS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS. Unterstützte Bus-Schnittstellen: UART.
24RTSDigital_IOSignalanschluss RTS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RTS. Unterstützte Bus-Schnittstellen: UART.
25RXDDigital_IOSignalanschluss RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD. Unterstützte Bus-Schnittstellen: UART.
26TXDDigital_IOSignalanschluss TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD. Unterstützte Bus-Schnittstellen: UART.
27DSRDigital_IOSignalanschluss DSR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DSR. Unterstützte Bus-Schnittstellen: UART.
28DTRDigital_IOSignalanschluss DTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DTR. Unterstützte Bus-Schnittstellen: UART.
29EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload