ChipDocs.org
⌘K
2284 部品PDFアップロード
CH9434A (QFN-48(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9434A

WCHID: C39831286QFN-48(5x5) · 49 ピン · Pitch 0.35mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH9434A (QFN-48(5x5))1PIN12 PIN13 2PIN5 PIN6 、3PIN9 PIN10 、4PIN7 PIN8 、5PIN2 PIN3 、6PIN14 PIN15 7-8PIN149PIN1610DCD1#/GPIO2311CTS1#/GPIO212/TNOW113IO1514/TNOW015/TNOW116/TNOW317TXD018DTR1/GPIO819DSR1/GPIO920RXD021RI1#/GPIO1022DCD2#/GPIO1123DTR2#/GPIO1224DSR2#/GPIO1325RST49GND48RTS0#/TNOW0/47CTS0#/GPIO046SCS#45SCK44SDI43SDO42GPIO2441DCD0#/GPIO1940RI3#/GPIO1839INT#38RXD237TXD336RXD335VDD34NC33VCORE32XI31XO30DSR3#/GPIO1729DTR3#/GPIO1628DCD3#/GPIO1527RI2#/GPIO1426NCGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
49484746454443424140393837363534333231302928272625242322212019181716151413121110987654321E=5.00mm · Pitch e=0.35mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.35mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1PIN12 PIN13 、I/OマルチプレクスI/O・ペリフェラル端子 PIN12 PIN13 、 (UART)
2PIN5 PIN6 、I/OマルチプレクスI/O・ペリフェラル端子 PIN5 PIN6 、 (UART)
3PIN9 PIN10 、I/OマルチプレクスI/O・ペリフェラル端子 PIN9 PIN10 、 (UART)
4PIN7 PIN8 、I/OマルチプレクスI/O・ペリフェラル端子 PIN7 PIN8 、 (UART)
5PIN2 PIN3 、I/OマルチプレクスI/O・ペリフェラル端子 PIN2 PIN3 、 (RTC/CLK)
6PIN14 PIN15 、I/OマルチプレクスI/O・ペリフェラル端子 PIN14 PIN15 、 (CAN)
7-I/OマルチプレクスI/O・ペリフェラル端子 - (General)
8PIN14I/OマルチプレクスI/O・ペリフェラル端子 PIN14 (UART)
9PIN16I/OマルチプレクスI/O・ペリフェラル端子 PIN16 (UART)
10DCD1#/GPIO23I/OマルチプレクスI/O・ペリフェラル端子 DCD1#/GPIO23 (General)
11CTS1#/GPIO2I/OマルチプレクスI/O・ペリフェラル端子 CTS1#/GPIO2 (UART)
12/TNOW1I/OマルチプレクスI/O・ペリフェラル端子 /TNOW1 (UART)
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14/TNOW0I/OマルチプレクスI/O・ペリフェラル端子 /TNOW0 (UART)
15/TNOW1I/OマルチプレクスI/O・ペリフェラル端子 /TNOW1 (UART)
16/TNOW3I/OマルチプレクスI/O・ペリフェラル端子 /TNOW3 (UART)
17TXD0I/OマルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
18DTR1/GPIO8I/OマルチプレクスI/O・ペリフェラル端子 DTR1/GPIO8 (UART)
19DSR1/GPIO9I/OマルチプレクスI/O・ペリフェラル端子 DSR1/GPIO9 (UART)
20RXD0I/OマルチプレクスI/O・ペリフェラル端子 RXD0 (UART)
21RI1#/GPIO10I/OマルチプレクスI/O・ペリフェラル端子 RI1#/GPIO10 (General)
22DCD2#/GPIO11I/OマルチプレクスI/O・ペリフェラル端子 DCD2#/GPIO11 (General)
23DTR2#/GPIO12I/OマルチプレクスI/O・ペリフェラル端子 DTR2#/GPIO12 (UART)
24DSR2#/GPIO13I/OマルチプレクスI/O・ペリフェラル端子 DSR2#/GPIO13 (UART)
25RSTI/OマルチプレクスI/O・ペリフェラル端子 RST (General)
26NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
27RI2#/GPIO14I/OマルチプレクスI/O・ペリフェラル端子 RI2#/GPIO14 (General)
28DCD3#/GPIO15I/OマルチプレクスI/O・ペリフェラル端子 DCD3#/GPIO15 (General)
29DTR3#/GPIO16I/OマルチプレクスI/O・ペリフェラル端子 DTR3#/GPIO16 (UART)
30DSR3#/GPIO17I/OマルチプレクスI/O・ペリフェラル端子 DSR3#/GPIO17 (UART)
31XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
32XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
33VCOREI/OマルチプレクスI/O・ペリフェラル端子 VCORE (General)
34NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
35VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
36RXD3I/OマルチプレクスI/O・ペリフェラル端子 RXD3 (UART)
37TXD3I/OマルチプレクスI/O・ペリフェラル端子 TXD3 (UART)
38RXD2I/OマルチプレクスI/O・ペリフェラル端子 RXD2 (UART)
39INT#I/OマルチプレクスI/O・ペリフェラル端子 INT# (General)
40RI3#/GPIO18I/OマルチプレクスI/O・ペリフェラル端子 RI3#/GPIO18 (General)
41DCD0#/GPIO19I/OマルチプレクスI/O・ペリフェラル端子 DCD0#/GPIO19 (General)
42GPIO24I/OマルチプレクスI/O・ペリフェラル端子 GPIO24 (General)
43SDOI/OマルチプレクスI/O・ペリフェラル端子 SDO (General)
44SDII/OマルチプレクスI/O・ペリフェラル端子 SDI (General)
45SCKI/OマルチプレクスI/O・ペリフェラル端子 SCK (SPI)
46SCS#I/OマルチプレクスI/O・ペリフェラル端子 SCS# (General)
47CTS0#/GPIO0I/OマルチプレクスI/O・ペリフェラル端子 CTS0#/GPIO0 (UART)
48RTS0#/TNOW0/GPIO1I/OマルチプレクスI/O・ペリフェラル端子 RTS0#/TNOW0/GPIO1 (UART)
49GNDGND露出サーマルパッド・グラウンド (GND)
PIN 1 PIN12 PIN13 、
I/O
マルチプレクスI/O・ペリフェラル端子 PIN12 PIN13 、 (UART)
設計上の注意点: UART0_TXRX_
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 17 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH9434A (WCH · QFN-48(5x5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH9434A (QFN-48(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH9434A (QFN-48(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH9434A (QFN-48(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH9434A (QFN-48(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-48(5x5) · 5.00×5.00mm · ピッチ 0.35mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH9434A (QFN-48(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH9434A (QFN-48(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (17 点 · 1/2 ページ)
CH9434 シリーズの切り抜きなし原本図面 17 点中 1–12 点目を表示
P1 · p01_fig011493×518px
CH9434A (QFN-48(5x5)) — CH9434D 是一款SPI/IIC 转四串口和一路CAN 扩展芯片，提供四组全双工的9 线异步串口，用于 单片机/嵌入式系统扩展异步串口。CH9434D 包含四个兼容16C550 的异步串口，最高支持6Mbps 波特 率通讯。最多支持4 路GPIO，提供半双工收发自动切换引脚TNOW，提供一路CAN 收发控制器。
CH9434D 是一款SPI/IIC 转四串口和一路CAN 扩展芯片，提供四组全双工的9 线异步串口，用于 单片机/嵌入式系统扩展异步串口。CH9434D 包含四个兼容16C550 的异步串口，最高支持6Mbps 波特 率通讯。最多支持4 路GPIO，提供半双工收发自动切换引脚TNOW，提供一路CAN 收发控制器。
P1 · p01_fig021494×619px
CH9434A (QFN-48(5x5)) — 2、特点
2、特点
P1 · p01_fig02P1
CH9434A (QFN-48(5x5)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P3 · p03_fig011318×1269px
CH9434A (QFN-48(5x5)) — SCS/AD0 11 TXD1 12 RXD1 13 CTS 1/TNOW 1/GPIO 0/CAN_RX 14 RTS 1/TNOW 2/GPIO 1/CAN_TX 15
SCS/AD0 11 TXD1 12 RXD1 13 CTS 1/TNOW 1/GPIO 0/CAN_RX 14 RTS 1/TNOW 2/GPIO 1/CAN_TX 15
P3 · p03_fig021046×1003px
CH9434A (QFN-48(5x5)) — V1.5 3
V1.5 3
P3 · p03_fig01P3
CH9434A (QFN-48(5x5)) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P40 · p40_fig01880×492px
CH9434A (QFN-48(5x5)) — 11.2 初始化串口 例1：CH9434A 初始化串口1 为115200 波特率，8Bit 数据位，1Bit 停止位，无校验。 1)、读出串口1 的LCR 寄存器值，假设读出0x00。
11.2 初始化串口 例1：CH9434A 初始化串口1 为115200 波特率，8Bit 数据位，1Bit 停止位，无校验。 1)、读出串口1 的LCR 寄存器值，假设读出0x00。
P40 · p40_fig02883×492px
CH9434A (QFN-48(5x5)) — 2)、写串口1 的LCR 寄存器值，设DLAB 位，设8Bit 数据位，1Bit 停止位，无校验。
2)、写串口1 的LCR 寄存器值，设DLAB 位，设8Bit 数据位，1Bit 停止位，无校验。
P40 · p40_fig03883×491px
CH9434A (QFN-48(5x5)) — 3)、设置串口1 的波特率除数锁存器DLL 和DLM：32000000*15/13/8/115200≈40，DLL 为0x28， DLM 为0x00。
3)、设置串口1 的波特率除数锁存器DLL 和DLM：32000000*15/13/8/115200≈40，DLL 为0x28， DLM 为0x00。
P40 · p40_fig04883×492px
CH9434A (QFN-48(5x5)) — V1.5 40
V1.5 40
P41 · p41_fig011238×782px
CH9434A (QFN-48(5x5)) — SCS#
SCS#
P41 · p41_fig021238×805px
CH9434A (QFN-48(5x5)) — 例2：CH9434D 初始化串口1 为115200 波特率，8Bit 数据位，1Bit 停止位，无校验。 1)、开启串口1 的引脚功能
例2：CH9434D 初始化串口1 为115200 波特率，8Bit 数据位，1Bit 停止位，无校验。 1)、开启串口1 的引脚功能
1 / 2 ページ (17 点の抽出図面)

電気仕様 & 部品詳細スペック (CH9434A)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH9434A (QFN-48(5x5)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Wi-Fi, SPI, I2C, CAN, RTC/CLK, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-48(5x5))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Wi-Fi, SPI, I2C, CAN, RTC/CLK, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.35mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.70×3.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH9434 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (QFN-48(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.35mm
パッド寸法 (W × L)Level B
0.16 × 0.80 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-48(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH9434A (QFN-48(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH9434A (QFN-48(5x5)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH9434A (QFN-48(5x5) パッケージ) は全 49 ピン構成で、ピンピッチは 0.35 mm です。主なピン：1 (PIN12 PIN13 、: マルチプレクスI/O・ペリフェラル端子 PIN12 PIN13 、 (UART)), 2 (PIN5 PIN6 、: マルチプレクスI/O・ペリフェラル端子 PIN5 PIN6 、 (UART)), 3 (PIN9 PIN10 、: マルチプレクスI/O・ペリフェラル端子 PIN9 PIN10 、 (UART)), 4 (PIN7 PIN8 、: マルチプレクスI/O・ペリフェラル端子 PIN7 PIN8 、 (UART)), 5 (PIN2 PIN3 、: マルチプレクスI/O・ペリフェラル端子 PIN2 PIN3 、 (RTC/CLK)), 6 (PIN14 PIN15 、: マルチプレクスI/O・ペリフェラル端子 PIN14 PIN15 、 (CAN))。

CH9434A の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH9434A (QFN-48(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.35 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 3.70 × 3.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH9434A の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH9434A (WCH, QFN-48(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & CH9434 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1PIN12 PIN13 、Digital_IO信号端子 PIN12 PIN13 、（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PIN12 PIN13 、。対応バス/インターフェース: UART。
2PIN5 PIN6 、Digital_IO信号端子 PIN5 PIN6 、（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PIN5 PIN6 、。対応バス/インターフェース: UART。
3PIN9 PIN10 、Digital_IO信号端子 PIN9 PIN10 、（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PIN9 PIN10 、。対応バス/インターフェース: UART。
4PIN7 PIN8 、Digital_IO信号端子 PIN7 PIN8 、（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PIN7 PIN8 、。対応バス/インターフェース: UART。
5PIN2 PIN3 、Digital_IO信号端子 PIN2 PIN3 、（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PIN2 PIN3 、。対応バス/インターフェース: RTC/CLK。
6PIN14 PIN15 、Digital_IO信号端子 PIN14 PIN15 、（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PIN14 PIN15 、。対応バス/インターフェース: CAN。
7-Digital_IO信号端子 -（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: -。対応バス/インターフェース: General。
8PIN14Digital_IO信号端子 PIN14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PIN14。対応バス/インターフェース: UART。
9PIN16Digital_IO信号端子 PIN16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PIN16。対応バス/インターフェース: UART。
10DCD1#/GPIO23Digital_IO信号端子 DCD1#/GPIO23（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD1#/GPIO23。対応バス/インターフェース: General。
11CTS1#/GPIO2Digital_IO信号端子 CTS1#/GPIO2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS1#/GPIO2。対応バス/インターフェース: UART。
12/TNOW1Digital_IO信号端子 /TNOW1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: /TNOW1。対応バス/インターフェース: UART。
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14/TNOW0Digital_IO信号端子 /TNOW0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: /TNOW0。対応バス/インターフェース: UART。
15/TNOW1Digital_IO信号端子 /TNOW1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: /TNOW1。対応バス/インターフェース: UART。
16/TNOW3Digital_IO信号端子 /TNOW3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: /TNOW3。対応バス/インターフェース: UART。
17TXD0Digital_IO信号端子 TXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。
18DTR1/GPIO8Digital_IO信号端子 DTR1/GPIO8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DTR1/GPIO8。対応バス/インターフェース: UART。
19DSR1/GPIO9Digital_IO信号端子 DSR1/GPIO9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR1/GPIO9。対応バス/インターフェース: UART。
20RXD0Digital_IO信号端子 RXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0。対応バス/インターフェース: UART。
21RI1#/GPIO10Digital_IO信号端子 RI1#/GPIO10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI1#/GPIO10。対応バス/インターフェース: General。
22DCD2#/GPIO11Digital_IO信号端子 DCD2#/GPIO11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD2#/GPIO11。対応バス/インターフェース: General。
23DTR2#/GPIO12Digital_IO信号端子 DTR2#/GPIO12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DTR2#/GPIO12。対応バス/インターフェース: UART。
24DSR2#/GPIO13Digital_IO信号端子 DSR2#/GPIO13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR2#/GPIO13。対応バス/インターフェース: UART。
25RSTDigital_IO信号端子 RST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RST。対応バス/インターフェース: General。
26NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
27RI2#/GPIO14Digital_IO信号端子 RI2#/GPIO14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI2#/GPIO14。対応バス/インターフェース: General。
28DCD3#/GPIO15Digital_IO信号端子 DCD3#/GPIO15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD3#/GPIO15。対応バス/インターフェース: General。
29DTR3#/GPIO16Digital_IO信号端子 DTR3#/GPIO16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DTR3#/GPIO16。対応バス/インターフェース: UART。
30DSR3#/GPIO17Digital_IO信号端子 DSR3#/GPIO17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR3#/GPIO17。対応バス/インターフェース: UART。
31XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
32XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
33VCOREDigital_IO信号端子 VCORE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VCORE。対応バス/インターフェース: General。
34NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
35VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
36RXD3Digital_IO信号端子 RXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD3。対応バス/インターフェース: UART。
37TXD3Digital_IO信号端子 TXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD3。対応バス/インターフェース: UART。
38RXD2Digital_IO信号端子 RXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2。対応バス/インターフェース: UART。
39INT#Digital_IO信号端子 INT#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT#。対応バス/インターフェース: General。
40RI3#/GPIO18Digital_IO信号端子 RI3#/GPIO18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI3#/GPIO18。対応バス/インターフェース: General。
41DCD0#/GPIO19Digital_IO信号端子 DCD0#/GPIO19（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD0#/GPIO19。対応バス/インターフェース: General。
42GPIO24Digital_IO信号端子 GPIO24（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO24。対応バス/インターフェース: General。
43SDODigital_IO信号端子 SDO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDO。対応バス/インターフェース: General。
44SDIDigital_IO信号端子 SDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDI。対応バス/インターフェース: General。
45SCKDigital_IO信号端子 SCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCK。対応バス/インターフェース: SPI。
46SCS#Digital_IO信号端子 SCS#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCS#。対応バス/インターフェース: General。
47CTS0#/GPIO0Digital_IO信号端子 CTS0#/GPIO0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS0#/GPIO0。対応バス/インターフェース: UART。
48RTS0#/TNOW0/GPIO1Digital_IO信号端子 RTS0#/TNOW0/GPIO1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RTS0#/TNOW0/GPIO1。対応バス/インターフェース: UART。
49GNDGNDパッケージ底面の露出放熱パッド (GND)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード