ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH9432D (QFN-20(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9432D

WCHID: C54426071QFN-20(3x3) · 21 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH9432D (QFN-20(3x3))1PIN12 PIN13 2PIN7 PIN8 、3PIN2 PIN3 、4PIN145PIN166SEL/GPIO47TXD18RXD19TNOW0/GPIO510TNOW1/GPIO611SCS#/WAKE21GND20SDO/IIC_AD19SDI/SDA18SCK/SCL17RTS1/GPIO316CTS1/GPIO215RTS0/GPIO114CTS0/GPIO013RXD012TXD0Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D-FOOTPRINT
123456789101112131415161718192021E=3.00mm · Pitch e=0.40mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 3.00mm × 3.00mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (21/21)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PIN12 PIN13 、I/OMultiplex-I/O- & Peripherie-Pin PIN12 PIN13 、 (UART)
2PIN7 PIN8 、I/OMultiplex-I/O- & Peripherie-Pin PIN7 PIN8 、 (UART)
3PIN2 PIN3 、I/OMultiplex-I/O- & Peripherie-Pin PIN2 PIN3 、 (RTC/CLK)
4PIN14I/OMultiplex-I/O- & Peripherie-Pin PIN14 (UART)
5PIN16I/OMultiplex-I/O- & Peripherie-Pin PIN16 (UART)
6SEL/GPIO4I/OMultiplex-I/O- & Peripherie-Pin SEL/GPIO4 (General)
7TXD1I/OMultiplex-I/O- & Peripherie-Pin TXD1 (UART)
8RXD1I/OMultiplex-I/O- & Peripherie-Pin RXD1 (UART)
9TNOW0/GPIO5I/OMultiplex-I/O- & Peripherie-Pin TNOW0/GPIO5 (General)
10TNOW1/GPIO6I/OMultiplex-I/O- & Peripherie-Pin TNOW1/GPIO6 (General)
11SCS#/WAKEI/OMultiplex-I/O- & Peripherie-Pin SCS#/WAKE (General)
12TXD0I/OMultiplex-I/O- & Peripherie-Pin TXD0 (UART)
13RXD0I/OMultiplex-I/O- & Peripherie-Pin RXD0 (UART)
14CTS0/GPIO0I/OMultiplex-I/O- & Peripherie-Pin CTS0/GPIO0 (UART)
15RTS0/GPIO1I/OMultiplex-I/O- & Peripherie-Pin RTS0/GPIO1 (UART)
16CTS1/GPIO2I/OMultiplex-I/O- & Peripherie-Pin CTS1/GPIO2 (UART)
17RTS1/GPIO3I/OMultiplex-I/O- & Peripherie-Pin RTS1/GPIO3 (UART)
18SCK/SCLI/OMultiplex-I/O- & Peripherie-Pin SCK/SCL (SPI, I2C)
19SDI/SDAI/OMultiplex-I/O- & Peripherie-Pin SDI/SDA (I2C)
20SDO/IIC_ADI/OMultiplex-I/O- & Peripherie-Pin SDO/IIC_AD (General)
21GNDGNDMasseanschluss (GND)
PIN 1 PIN12 PIN13 、
I/O
Multiplex-I/O- & Peripherie-Pin PIN12 PIN13 、 (UART)
Designhinweis: UART0_TXRX_
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 11 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH9432D (WCH · QFN-20(3x3))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH9432D (QFN-20(3x3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH9432D (QFN-20(3x3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (21 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH9432D (QFN-20(3x3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH9432D (QFN-20(3x3)) - 4. Gehäuseabmessungen (D×E×A)
QFN-20(3x3) · 3.00×3.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH9432D (QFN-20(3x3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (21 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH9432D (QFN-20(3x3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (11 Abb. · Seite 1/1)
Zeige 1–11 von 11 unbeschnittenen Originalzeichnungen für CH9432
P2 · p02_fig01EXAKTES GEHÄUSE
CH9432D (QFN-20(3x3)) — V1.0 2
V1.0 2
P1 · p01_fig011493×566px
CH9432D (QFN-20(3x3)) — 2、特点
2、特点
P1 · p01_fig01P1
CH9432D (QFN-20(3x3)) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P17 · p17_fig011361×775px
CH9432D (QFN-20(3x3)) — CH9432 手册 https://wch.cn
CH9432 手册 https://wch.cn
P17 · p17_fig021754×1349px
CH9432D (QFN-20(3x3)) — SCS#
SCS#
P17 · p17_fig031754×881px
CH9432D (QFN-20(3x3)) — V1.0 17
V1.0 17
P18 · p18_fig011761×1127px
CH9432D (QFN-20(3x3)) — 5)、关闭DLAB
5)、关闭DLAB
P18 · p18_fig02956×559px
CH9432D (QFN-20(3x3)) — 5)、关闭DLAB
5)、关闭DLAB
P18 · p18_fig031002×582px
CH9432D (QFN-20(3x3)) — V1.0 18
V1.0 18
P19 · p19_fig011763×1193px
CH9432D (QFN-20(3x3)) — CH9432 手册 https://wch.cn
CH9432 手册 https://wch.cn
P19 · p19_fig021814×1187px
CH9432D (QFN-20(3x3)) — 11.4 写串口数据 例：CH9432 串口1 发送2 字节数据0xAA、0xBB 1）、设置FIFO 控制器
11.4 写串口数据 例：CH9432 串口1 发送2 字节数据0xAA、0xBB 1）、设置FIFO 控制器

Elektrische Spezifikationen & Bauteildetails (CH9432D)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH9432D (QFN-20(3x3)) ist ein 20-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Wi-Fi, SPI, I2C, RTC/CLK, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
1 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-20(3x3))
Pinanzahl & RastermaßN / e
20 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Wi-Fi, SPI, I2C, RTC/CLK, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol21 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint21 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterEPAD 1.90×1.90mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-20(3x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
21P / 21Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-20(3x3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH9432D (QFN-20(3x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH9432D (QFN-20(3x3))?

Das Bauteil CH9432D von WCH im QFN-20(3x3)-Gehäuse besitzt 21 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (PIN12 PIN13 、: Multiplex-I/O- & Peripherie-Pin PIN12 PIN13 、 (UART)), 2 (PIN7 PIN8 、: Multiplex-I/O- & Peripherie-Pin PIN7 PIN8 、 (UART)), 3 (PIN2 PIN3 、: Multiplex-I/O- & Peripherie-Pin PIN2 PIN3 、 (RTC/CLK)), 4 (PIN14: Multiplex-I/O- & Peripherie-Pin PIN14 (UART)), 5 (PIN16: Multiplex-I/O- & Peripherie-Pin PIN16 (UART)), 6 (SEL/GPIO4: Multiplex-I/O- & Peripherie-Pin SEL/GPIO4 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH9432D?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH9432D (QFN-20(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.40 mm und 21 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.90 × 1.90 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH9432D heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH9432D (WCH, QFN-20(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (21 Pins) & CH9432 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PIN12 PIN13 、Digital_IOSignalanschluss PIN12 PIN13 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN12 PIN13 、. Unterstützte Bus-Schnittstellen: UART.
2PIN7 PIN8 、Digital_IOSignalanschluss PIN7 PIN8 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN7 PIN8 、. Unterstützte Bus-Schnittstellen: UART.
3PIN2 PIN3 、Digital_IOSignalanschluss PIN2 PIN3 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN2 PIN3 、. Unterstützte Bus-Schnittstellen: RTC/CLK.
4PIN14Digital_IOSignalanschluss PIN14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN14. Unterstützte Bus-Schnittstellen: UART.
5PIN16Digital_IOSignalanschluss PIN16 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN16. Unterstützte Bus-Schnittstellen: UART.
6SEL/GPIO4Digital_IOSignalanschluss SEL/GPIO4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SEL/GPIO4. Unterstützte Bus-Schnittstellen: General.
7TXD1Digital_IOSignalanschluss TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD1. Unterstützte Bus-Schnittstellen: UART.
8RXD1Digital_IOSignalanschluss RXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD1. Unterstützte Bus-Schnittstellen: UART.
9TNOW0/GPIO5Digital_IOSignalanschluss TNOW0/GPIO5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TNOW0/GPIO5. Unterstützte Bus-Schnittstellen: General.
10TNOW1/GPIO6Digital_IOSignalanschluss TNOW1/GPIO6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TNOW1/GPIO6. Unterstützte Bus-Schnittstellen: General.
11SCS#/WAKEDigital_IOSignalanschluss SCS#/WAKE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCS#/WAKE. Unterstützte Bus-Schnittstellen: General.
12TXD0Digital_IOSignalanschluss TXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD0. Unterstützte Bus-Schnittstellen: UART.
13RXD0Digital_IOSignalanschluss RXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD0. Unterstützte Bus-Schnittstellen: UART.
14CTS0/GPIO0Digital_IOSignalanschluss CTS0/GPIO0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS0/GPIO0. Unterstützte Bus-Schnittstellen: UART.
15RTS0/GPIO1Digital_IOSignalanschluss RTS0/GPIO1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RTS0/GPIO1. Unterstützte Bus-Schnittstellen: UART.
16CTS1/GPIO2Digital_IOSignalanschluss CTS1/GPIO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS1/GPIO2. Unterstützte Bus-Schnittstellen: UART.
17RTS1/GPIO3Digital_IOSignalanschluss RTS1/GPIO3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RTS1/GPIO3. Unterstützte Bus-Schnittstellen: UART.
18SCK/SCLDigital_IOSignalanschluss SCK/SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCK/SCL. Unterstützte Bus-Schnittstellen: SPI, I2C.
19SDI/SDADigital_IOSignalanschluss SDI/SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDI/SDA. Unterstützte Bus-Schnittstellen: I2C.
20SDO/IIC_ADDigital_IOSignalanschluss SDO/IIC_AD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDO/IIC_AD. Unterstützte Bus-Schnittstellen: General.
21GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
EntdeckenBauteileGehäuseHerstellerUpload