ChipDocs.org
⌘K
2284 部品PDFアップロード
CH9121A (LQFP-64M(10x10)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9121A

WCHID: C42435783LQFP-64M(10x10) · 64 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH9121A (LQFP-64M(10x10))1NC2VCC333GND4RXP5XO O6LINK/RESET I7TXP8TXN9GND10XI11XO12TNOW213GND14NC15CTS16TNOW1/RTS17NC18GND19VDDK20GND2021VCCIO22NC23NC24NC25NC26NC27NC28VDDK29VCCIO30TCPCS131RUN3132CFGEN64NC63VCCIO62NC61NC60CFG59RESET58TXD157RXD156TXD255RXD254NC53LINK52ACT51TNOW150NC49NC48NC47NC46TNOW245VCCIO44GND43VDDK42NC41GND40VCCIO39NC38NC37GND36RSTI35NC34NC33TCPCS2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.245.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364E=10.00mm · Pitch e=0.50mmD=10.00mm-9-7-5-3-11357997531-1-3-5-7-9mm
3. 3Dモデル
パッケージ外形: 10.00mm × 10.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
2VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
3GNDGNDグラウンド基準端子 (GND)
4RXPI/OマルチプレクスI/O・ペリフェラル端子 RXP (General)
5XO OI/OマルチプレクスI/O・ペリフェラル端子 XO O (RTC/CLK)
6LINK/RESET I/O PU ,Iシステムイネーブル・ハードウェアリセット (LINK/RESET I/O PU ,)
7TXPI/OマルチプレクスI/O・ペリフェラル端子 TXP (General)
8TXNI/OマルチプレクスI/O・ペリフェラル端子 TXN (General)
9GNDGNDグラウンド基準端子 (GND)
10XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
11XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
12TNOW2I/OマルチプレクスI/O・ペリフェラル端子 TNOW2 (General)
13GNDGNDグラウンド基準端子 (GND)
14NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
15CTSI/OマルチプレクスI/O・ペリフェラル端子 CTS (UART)
16TNOW1/RTSI/OマルチプレクスI/O・ペリフェラル端子 TNOW1/RTS (UART)
17NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
18GNDGNDグラウンド基準端子 (GND)
19VDDKPower電源供給入力 (VDDK — 3.3V / 5.0V Standard Logic)
20GND20GNDグラウンド基準端子 (GND20)
21VCCIOPower電源供給入力 (VCCIO — 3.3V / 5.0V Standard Logic)
22NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
23NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
24NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
25NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
26NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
27NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
28VDDKPower電源供給入力 (VDDK — 3.3V / 5.0V Standard Logic)
29VCCIOPower電源供給入力 (VCCIO — 3.3V / 5.0V Standard Logic)
30TCPCS1I/OマルチプレクスI/O・ペリフェラル端子 TCPCS1 (General)
31RUN31I/OマルチプレクスI/O・ペリフェラル端子 RUN31 (General)
32CFGENI/OマルチプレクスI/O・ペリフェラル端子 CFGEN (General)
33TCPCS2I/OマルチプレクスI/O・ペリフェラル端子 TCPCS2 (General)
34NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
35NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
36RSTII/OマルチプレクスI/O・ペリフェラル端子 RSTI (General)
37GNDGNDグラウンド基準端子 (GND)
38NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
39NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
40VCCIOPower電源供給入力 (VCCIO — 3.3V / 5.0V Standard Logic)
41GNDGNDグラウンド基準端子 (GND)
42NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
43VDDKPower電源供給入力 (VDDK — 3.3V / 5.0V Standard Logic)
44GNDGNDグラウンド基準端子 (GND)
45VCCIOPower電源供給入力 (VCCIO — 3.3V / 5.0V Standard Logic)
46TNOW2I/OマルチプレクスI/O・ペリフェラル端子 TNOW2 (General)
47NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
48NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
49NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
50NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
51TNOW1I/OマルチプレクスI/O・ペリフェラル端子 TNOW1 (General)
52ACTI/OマルチプレクスI/O・ペリフェラル端子 ACT (General)
53LINKI/OマルチプレクスI/O・ペリフェラル端子 LINK (General)
54NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
55RXD2I/OマルチプレクスI/O・ペリフェラル端子 RXD2 (UART)
56TXD2I/OマルチプレクスI/O・ペリフェラル端子 TXD2 (UART)
57RXD1I/OマルチプレクスI/O・ペリフェラル端子 RXD1 (UART)
58TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
59RESETIシステムイネーブル・ハードウェアリセット (RESET)
60CFGI/OマルチプレクスI/O・ペリフェラル端子 CFG (General)
61NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
62NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
63VCCIOPower電源供給入力 (VCCIO — 3.3V / 5.0V Standard Logic)
64NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
PIN 1 NC
I/O
マルチプレクスI/O・ペリフェラル端子 NC (General)
設計上の注意点: Signal terminal NC (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: NC. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH9121A (WCH · LQFP-64M(10x10))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH9121A (LQFP-64M(10x10)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH9121A (LQFP-64M(10x10)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH9121A (LQFP-64M(10x10)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH9121A (LQFP-64M(10x10)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-64M(10x10) · 10.00×10.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH9121A (LQFP-64M(10x10)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH9121A (LQFP-64M(10x10)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
CH9121 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P1 · p01_fig011470×859px
CH9121A (LQFP-64M(10x10)) — 图1-1 CH9121 应用框图 2、特点
图1-1 CH9121 应用框图 2、特点
P2 · p02_fig011400×747px
CH9121A (LQFP-64M(10x10)) — 3、引脚排列
3、引脚排列
P2 · p02_fig01P2
CH9121A (LQFP-64M(10x10)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P3 · p03_fig011739×1053px
CH9121A (LQFP-64M(10x10)) — V2.6 3 | TNOW1 输出： 发送状态输出，用于控制串口1 的RS485 收发切换。 RTS 发送请求输出： 若是低电平，表明串口1 准备好接收数据，可以连接对 端CTS 实现硬件流控。 （该引脚默认作为TNOW1，流控功能默认关闭，可通过 上位机或串口命令码配置开启，流控功能开启后，该引 脚作为RTS 使用） 表4-2 CH9121A 引脚定义 | CH9121A | 引脚号 | 引脚 名称 类型 引脚说明 | 4 RXP I/O 10BASE-T/100BASE-
V2.6 3 | TNOW1 输出： 发送状态输出，用于控制串口1 的RS485 收发切换。 RTS 发送请求输出： 若是低电平，表明串口1 准备好接收数据，可以连接对 端CTS 实现硬件流控。 （该引脚默认作为TNOW1，流控功能默认关闭，可通过 上位机或串口命令码配置开启，流控功能开启后，该引 脚作为RTS 使用） 表4-2 CH9121A 引脚定义 | CH9121A | 引脚号 | 引脚 名称 类型 引脚说明 | 4 RXP I/O 10BASE-T/100BASE-
P12 · p12_fig011365×751px
CH9121A (LQFP-64M(10x10)) — 图9-1 CH9121T 硬件参考电路 U1 TXP 1 RXD2 10 TXD2 9 VCCIO 8 ACT 7 LINK/RESET 6 XO 5 XI 4 VDDK 3 CH9121T
图9-1 CH9121T 硬件参考电路 U1 TXP 1 RXD2 10 TXD2 9 VCCIO 8 ACT 7 LINK/RESET 6 XO 5 XI 4 VDDK 3 CH9121T
P12 · p12_fig021083×711px
CH9121A (LQFP-64M(10x10)) — TNOW2 12
TNOW2 12
P13 · p13_fig011648×1373px
CH9121A (LQFP-64M(10x10)) — 图9-2 CH9121A 硬件参考电路 GND
图9-2 CH9121A 硬件参考电路 GND
P13 · p13_fig021443×905px
CH9121A (LQFP-64M(10x10)) — CH9121A 已内置了晶体Y1 的部分振荡电容，C5 和C6 可以根据晶体参数调节。对于负载电容为 12pF 的Y1，无需C5 和C6；对于负载电容为20pF 的Y1，C5 和C6 建议各15pF。 CH9121A 已内置以太网50Ω 阻抗匹配电阻，外部不要再接49.9Ω 或50Ω 电阻，等效于电压驱 动。
CH9121A 已内置了晶体Y1 的部分振荡电容，C5 和C6 可以根据晶体参数调节。对于负载电容为 12pF 的Y1，无需C5 和C6；对于负载电容为20pF 的Y1，C5 和C6 建议各15pF。 CH9121A 已内置以太网50Ω 阻抗匹配电阻，外部不要再接49.9Ω 或50Ω 电阻，等效于电压驱 动。
P13 · p13_fig01P13
CH9121A (LQFP-64M(10x10)) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)

電気仕様 & 部品詳細スペック (CH9121A)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH9121A (LQFP-64M(10x10)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 10.00 × 10.00 × 1.40 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
25.001 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
10.00 × 10.00 × 1.40 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-64M(10x10))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH9121 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (LQFP-64M(10x10))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
10.00 × 10.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.40mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
64P / 64Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-64M(10x10)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH9121A (LQFP-64M(10x10))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH9121A (LQFP-64M(10x10)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH9121A (LQFP-64M(10x10) パッケージ) は全 64 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 2 (VCC33: 電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)), 3 (GND: グラウンド基準端子 (GND)), 4 (RXP: マルチプレクスI/O・ペリフェラル端子 RXP (General)), 5 (XO O: マルチプレクスI/O・ペリフェラル端子 XO O (RTC/CLK)), 6 (LINK/RESET I/O PU ,: システムイネーブル・ハードウェアリセット (LINK/RESET I/O PU ,))。

CH9121A の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH9121A (LQFP-64M(10x10)) の本体外形は 10.00 × 10.00 mm、ピッチ e = 0.50 mm、合計 64 パッドで構成されています。

CH9121A の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH9121A (WCH, LQFP-64M(10x10)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & CH9121 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
2VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
3GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
4RXPDigital_IO信号端子 RXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXP。対応バス/インターフェース: General。
5XO ODigital_IO信号端子 XO O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO O。対応バス/インターフェース: RTC/CLK。
6LINK/RESET I/O PU ,Digital_IOローアクティブ・ハードウェアリセット端子 (LINK/RESET I/O PU ,)：Lowに引くことでコアと全ペリフェラルを初期化します。
7TXPDigital_IO信号端子 TXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXP。対応バス/インターフェース: General。
8TXNDigital_IO信号端子 TXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXN。対応バス/インターフェース: General。
9GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
10XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
11XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
12TNOW2Digital_IO信号端子 TNOW2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TNOW2。対応バス/インターフェース: General。
13GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
14NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
15CTSDigital_IO信号端子 CTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS。対応バス/インターフェース: UART。
16TNOW1/RTSDigital_IO信号端子 TNOW1/RTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TNOW1/RTS。対応バス/インターフェース: UART。
17NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
18GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
19VDDKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDK、最大定格: 5.5V) です。
20GND20GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND20) です。
21VCCIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCCIO、最大定格: 5.5V) です。
22NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
23NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
24NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
25NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
26NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
27NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
28VDDKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDK、最大定格: 5.5V) です。
29VCCIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCCIO、最大定格: 5.5V) です。
30TCPCS1Digital_IO信号端子 TCPCS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TCPCS1。対応バス/インターフェース: General。
31RUN31Digital_IO信号端子 RUN31（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RUN31。対応バス/インターフェース: General。
32CFGENDigital_IO信号端子 CFGEN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFGEN。対応バス/インターフェース: General。
33TCPCS2Digital_IO信号端子 TCPCS2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TCPCS2。対応バス/インターフェース: General。
34NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
35NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
36RSTIDigital_IO信号端子 RSTI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSTI。対応バス/インターフェース: General。
37GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
38NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
39NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
40VCCIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCCIO、最大定格: 5.5V) です。
41GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
42NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
43VDDKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDK、最大定格: 5.5V) です。
44GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
45VCCIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCCIO、最大定格: 5.5V) です。
46TNOW2Digital_IO信号端子 TNOW2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TNOW2。対応バス/インターフェース: General。
47NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
48NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
49NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
50NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
51TNOW1Digital_IO信号端子 TNOW1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TNOW1。対応バス/インターフェース: General。
52ACTDigital_IO信号端子 ACT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ACT。対応バス/インターフェース: General。
53LINKDigital_IO信号端子 LINK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LINK。対応バス/インターフェース: General。
54NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
55RXD2Digital_IO信号端子 RXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2。対応バス/インターフェース: UART。
56TXD2Digital_IO信号端子 TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。
57RXD1Digital_IO信号端子 RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1。対応バス/インターフェース: UART。
58TXD1Digital_IO信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。
59RESETDigital_IOローアクティブ・ハードウェアリセット端子 (RESET)：Lowに引くことでコアと全ペリフェラルを初期化します。
60CFGDigital_IO信号端子 CFG（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFG。対応バス/インターフェース: General。
61NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
62NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
63VCCIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCCIO、最大定格: 5.5V) です。
64NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード