SOP-8 · 8P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (8/8)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | GND | GND | Masseanschluss (GND) |
| 2 | TXD | I/O | Multiplex-I/O- & Peripherie-Pin TXD (UART) |
| 3 | VIO | I/O | Multiplex-I/O- & Peripherie-Pin VIO (General) |
| 4 | RXD | I/O | Multiplex-I/O- & Peripherie-Pin RXD (UART) |
| 5 | UD+ | I/O | Multiplex-I/O- & Peripherie-Pin UD+ (USB) |
| 6 | UD- | I/O | Multiplex-I/O- & Peripherie-Pin UD- (USB) |
| 7 | VDD5 | Power | Versorgungsspannungseingang (VDD5 — 3.3V to 5V) |
| 8 | V3 | Power | Geregelter Spannungsausgang (V3 — 3.3V to 5V) |
PIN 1 GND
GNDMasseanschluss (GND)
Designhinweis: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (8 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
SOP-8 · 3.90×4.90mm · Raster 1.27mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (8 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH9101
P10 · p10_fig01EXAKTES GEHÄUSE
P1 · p01_fig011463×442px
P2 · p02_fig011654×1399px
P2 · p02_fig021736×555px
P2 · p02_fig01P2
P10 · p10_fig021452×974px
P10 · p10_fig02P10
P11 · p11_fig01899×663px
P11 · p11_fig02849×382px
Elektrische Spezifikationen & Bauteildetails (CH9101N)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH9101N (SOP-8) ist ein 8-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.90 × 3.90 × 1.75 mm (Pin-Raster e = 1.27 mm). Ausgelegt für 3.3V to 5V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.3V to 5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.90 × 3.90 × 1.75 mm (A1=0.15 mm)
Gehäusefamilie: SOP (SOP-8)
Pinanzahl & RastermaßN / e
8 Pins | Pitch e = 1.27 mm (50.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol8 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint8 Pads · Raster 1.27mm
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH9101 (4)
QSOP-16-150mil · 16P
QFN-16(4x4) · 17P
SSOP-28-209mil · 28P
Mechanische Abmessungen & Land Pattern (SOP-8)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
4.90 × 3.90 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.75mm · e=1.27mm
Pad-Abmessungen (W × L)Level B
0.60 × 1.55 mm
Pins / Gesamt-PadsTopology
8P / 8Pad (DUAL_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung SOP-8 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH9101N (SOP-8)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH9101N (SOP-8)?
Das Bauteil CH9101N von WCH im SOP-8-Gehäuse besitzt 8 Pins mit einem Rastermaß (Pitch) von 1.27 mm und einem Betriebsspannungsbereich VCC von 3.3V to 5V. Wichtige Pins: 1 (GND: Masseanschluss (GND)), 2 (TXD: Multiplex-I/O- & Peripherie-Pin TXD (UART)), 3 (VIO: Multiplex-I/O- & Peripherie-Pin VIO (General)), 4 (RXD: Multiplex-I/O- & Peripherie-Pin RXD (UART)), 5 (UD+: Multiplex-I/O- & Peripherie-Pin UD+ (USB)), 6 (UD-: Multiplex-I/O- & Peripherie-Pin UD- (USB)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH9101N?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH9101N (SOP-8) 3.90 × 4.90 mm bei einem Pitch e = 1.27 mm und 8 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH9101N heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH9101N (WCH, SOP-8) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (8 Pins) & CH9101 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 2 | TXD | Digital_IO | Signalanschluss TXD (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: TXD. Unterstützte Bus-Schnittstellen: UART. |
| 3 | VIO | Digital_IO | Signalanschluss VIO (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: VIO. Unterstützte Bus-Schnittstellen: General. |
| 4 | RXD | Digital_IO | Signalanschluss RXD (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RXD. Unterstützte Bus-Schnittstellen: UART. |
| 5 | UD+ | Digital_IO | Signalanschluss UD+ (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: UD+. Unterstützte Bus-Schnittstellen: USB. |
| 6 | UD- | Digital_IO | Signalanschluss UD- (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: UD-. Unterstützte Bus-Schnittstellen: USB. |
| 7 | VDD5 | Power_In | Positiver Versorgungseingang (VDD5) im Spannungsbereich 3.3V to 5V (Max. 5.0V). |
| 8 | V3 | Power_Out | Geregelter Leistungsausgang (V3) im Spannungsbereich 3.3V to 5V (Max. 5.0V). |