QFN-20(3x3) · 21P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (21/21)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | PA11 | I/O | Multiplex-I/O- & Peripherie-Pin PA11 (General) |
| 2 | PA10 | I/O | Multiplex-I/O- & Peripherie-Pin PA10 (General) |
| 3 | VDCID | I/O | Multiplex-I/O- & Peripherie-Pin VDCID (General) |
| 4 | VSW | I/O | Multiplex-I/O- & Peripherie-Pin VSW (General) |
| 5 | VIO33/VDD33 | Power | Versorgungsspannungseingang (VIO33/VDD33 — 3.3V / 5.0V Standard Logic) |
| 6 | RB PIN_USBDPPU___ | I/O | Multiplex-I/O- & Peripherie-Pin RB PIN_USBDPPU___ (USB) |
| 7 | RB_PINUSBIE__ | I/O | Multiplex-I/O- & Peripherie-Pin RB_PINUSBIE__ (USB) |
| 8 | PB11/UD+/TMR2_ | I/O | Multiplex-I/O- & Peripherie-Pin PB11/UD+/TMR2_ (USB) |
| 9 | PB10/UD-/TMR1_ | I/O | Multiplex-I/O- & Peripherie-Pin PB10/UD-/TMR1_ (USB) |
| 10 | PB7/TXD0/PWM9 | I/O | Multiplex-I/O- & Peripherie-Pin PB7/TXD0/PWM9 (UART, PWM) |
| 11 | PB4/RXD0/PWM7 | I/O | Multiplex-I/O- & Peripherie-Pin PB4/RXD0/PWM7 (UART, PWM) |
| 12 | X32MO | I/O | Multiplex-I/O- & Peripherie-Pin X32MO (General) |
| 13 | X32MI | I/O | Multiplex-I/O- & Peripherie-Pin X32MI (General) |
| 14 | VINTA | Power | Versorgungsspannungseingang (VINTA — 3.3V / 5.0V Standard Logic) |
| 15 | ANT | I/O | Multiplex-I/O- & Peripherie-Pin ANT (General) |
| 16 | VDCIA | I/O | Multiplex-I/O- & Peripherie-Pin VDCIA (General) |
| 17 | PA15/MISO/RXD0_/AIN5 | I/O | Multiplex-I/O- & Peripherie-Pin PA15/MISO/RXD0_/AIN5 (UART, SPI, ADC) |
| 18 | PA14/MOSI/TXD0_/AIN4 | I/O | Multiplex-I/O- & Peripherie-Pin PA14/MOSI/TXD0_/AIN4 (UART, SPI, ADC) |
| 19 | PA13 | I/O | Multiplex-I/O- & Peripherie-Pin PA13 (SPI, PWM) |
| 20 | PA12 | I/O | Multiplex-I/O- & Peripherie-Pin PA12 (SPI, PWM) |
| 21 | GND | GND | Masseanschluss (GND) |
PIN 1 PA11
I/OMultiplex-I/O- & Peripherie-Pin PA11 (General)
Designhinweis: connectedtotheendofexternal32KHzcrystal . TMR2: Capture input 2 andPWM output channel 2 of timer | Alt: /TMR2
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (21 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
QFN-20(3x3) · 3.00×3.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (21 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für CH591 / CH592
P154 · p154_fig01EXAKTES GEHÄUSE
P1 · p01_fig01279×170px
P3 · p03_fig011715×1991px
P55 · p55_fig011830×1886px
P55 · p55_fig01P55
P154 · p154_fig021200×1075px
P153 · p153_fig01Alle Gehäuse im PDF
P153 · p153_fig02Alle Gehäuse im PDF
Elektrische Spezifikationen & Bauteildetails (CH591D)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH591D (QFN-20(3x3)) ist ein 20-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 0.85 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Bluetooth / BLE, USB, UART, SPI, I2C, ADC, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
20MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-20(3x3))
Pinanzahl & RastermaßN / e
20 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Bluetooth / BLE, USB, UART, SPI, I2C, ADC, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol21 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint21 Pads · Raster 0.50mm
IPC-7525 60% LotpastenfensterEPAD 1.65×1.65mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH591 / CH592 (5)
QFN-20(3x3) · 21P
QFN-28(4x4) · 29P
QFN-28-EP(4x4) · 29P
QFN-32-EP(4x4) · 33P
Mechanische Abmessungen & Land Pattern (QFN-20(3x3))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
21P / 21Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-20(3x3) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH591D (QFN-20(3x3))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH591D (QFN-20(3x3))?
Das Bauteil CH591D von WCH im QFN-20(3x3)-Gehäuse besitzt 21 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (PA11: Multiplex-I/O- & Peripherie-Pin PA11 (General)), 2 (PA10: Multiplex-I/O- & Peripherie-Pin PA10 (General)), 3 (VDCID: Multiplex-I/O- & Peripherie-Pin VDCID (General)), 4 (VSW: Multiplex-I/O- & Peripherie-Pin VSW (General)), 5 (VIO33/VDD33: Versorgungsspannungseingang (VIO33/VDD33 — 3.3V / 5.0V Standard Logic)), 6 (RB PIN_USBDPPU___: Multiplex-I/O- & Peripherie-Pin RB PIN_USBDPPU___ (USB)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH591D?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH591D (QFN-20(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 21 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.65 × 1.65 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH591D heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH591D (WCH, QFN-20(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (21 Pins) & CH591 / CH592 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | PA11 | Digital_IO | Signalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11. Unterstützte Bus-Schnittstellen: General. |
| 2 | PA10 | Digital_IO | Signalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: General. |
| 3 | VDCID | Digital_IO | Signalanschluss VDCID (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VDCID. Unterstützte Bus-Schnittstellen: General. |
| 4 | VSW | Digital_IO | Signalanschluss VSW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VSW. Unterstützte Bus-Schnittstellen: General. |
| 5 | VIO33/VDD33 | Power_In | Positiver Versorgungseingang (VIO33/VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 6 | RB PIN_USBDPPU___ | Digital_IO | Signalanschluss RB PIN_USBDPPU___ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB PIN_USBDPPU___. Unterstützte Bus-Schnittstellen: USB. |
| 7 | RB_PINUSBIE__ | Digital_IO | Signalanschluss RB_PINUSBIE__ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RB_PINUSBIE__. Unterstützte Bus-Schnittstellen: USB. |
| 8 | PB11/UD+/TMR2_ | Digital_IO | Signalanschluss PB11/UD+/TMR2_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11/UD+/TMR2_. Unterstützte Bus-Schnittstellen: USB. |
| 9 | PB10/UD-/TMR1_ | Digital_IO | Signalanschluss PB10/UD-/TMR1_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10/UD-/TMR1_. Unterstützte Bus-Schnittstellen: USB. |
| 10 | PB7/TXD0/PWM9 | Digital_IO | Signalanschluss PB7/TXD0/PWM9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7/TXD0/PWM9. Unterstützte Bus-Schnittstellen: UART, PWM. |
| 11 | PB4/RXD0/PWM7 | Digital_IO | Signalanschluss PB4/RXD0/PWM7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB4/RXD0/PWM7. Unterstützte Bus-Schnittstellen: UART, PWM. |
| 12 | X32MO | Digital_IO | Signalanschluss X32MO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MO. Unterstützte Bus-Schnittstellen: General. |
| 13 | X32MI | Digital_IO | Signalanschluss X32MI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MI. Unterstützte Bus-Schnittstellen: General. |
| 14 | VINTA | Power_In | Positiver Versorgungseingang (VINTA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 15 | ANT | RF_50Ohm | Signalanschluss ANT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ANT. Unterstützte Bus-Schnittstellen: General. |
| 16 | VDCIA | Digital_IO | Signalanschluss VDCIA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VDCIA. Unterstützte Bus-Schnittstellen: General. |
| 17 | PA15/MISO/RXD0_/AIN5 | Digital_IO | Signalanschluss PA15/MISO/RXD0_/AIN5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: UART, SPI, ADC. |
| 18 | PA14/MOSI/TXD0_/AIN4 | Digital_IO | Signalanschluss PA14/MOSI/TXD0_/AIN4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: UART, SPI, ADC. |
| 19 | PA13 | Digital_IO | Signalanschluss PA13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI0SERIALCLOCKPIN. Unterstützte Bus-Schnittstellen: SPI, PWM. |
| 20 | PA12 | Digital_IO | Signalanschluss PA12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI0CHIPSELECTINPUTINSLAVEMODE. Unterstützte Bus-Schnittstellen: SPI, PWM. |
| 21 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |