CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH582M-EVT

WCHID: C2943981QFN-48_L5.0-W5.0-P0.35-BL-EP · 49 Pins · Pitch 0.35mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP)1VDCID2VSW3VDD33/VIO334PA75PA86PA97PB98PB89PB1710PB1611PB1512PB1413PB1314PB1215PB1116PB1017PB718PB619PB520PB421PB322PB223PB124PB025PB2349EP48PA1047PA1146PA1245PA1344PA1443PA1542PA341PA240PA139PA038PA637PA536PA435VDCIA34ANT33VINTA32X32MI31X32MO30PB1829PB1928PB2027PB2126PB22Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D-FOOTPRINT
12345678910252627282930313233342423222120191817161514131211484746454443424140393837363549E=5.00mm · Pitch e=0.35mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 5.00mm × 5.00mm · Raster: 0.35mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (49/49)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDCIDI/OMultiplex-I/O- & Peripherie-Pin VDCID (General)
2VSWI/OMultiplex-I/O- & Peripherie-Pin VSW (General)
3VDD33/VIO33PowerVersorgungsspannungseingang (VDD33/VIO33 — 3.3V / 5.0V Standard Logic)
4PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (General)
5PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (General)
6PA9I/OMultiplex-I/O- & Peripherie-Pin PA9 (General)
7PB9I/OMultiplex-I/O- & Peripherie-Pin PB9 (General)
8PB8I/OMultiplex-I/O- & Peripherie-Pin PB8 (General)
9PB17I/OMultiplex-I/O- & Peripherie-Pin PB17 (General)
10PB16I/OMultiplex-I/O- & Peripherie-Pin PB16 (General)
11PB15I/OMultiplex-I/O- & Peripherie-Pin PB15 (General)
12PB14I/OMultiplex-I/O- & Peripherie-Pin PB14 (General)
13PB13I/OMultiplex-I/O- & Peripherie-Pin PB13 (General)
14PB12I/OMultiplex-I/O- & Peripherie-Pin PB12 (General)
15PB11I/OMultiplex-I/O- & Peripherie-Pin PB11 (General)
16PB10I/OMultiplex-I/O- & Peripherie-Pin PB10 (General)
17PB7I/OMultiplex-I/O- & Peripherie-Pin PB7 (General)
18PB6I/OMultiplex-I/O- & Peripherie-Pin PB6 (General)
19PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (General)
20PB4I/OMultiplex-I/O- & Peripherie-Pin PB4 (General)
21PB3I/OMultiplex-I/O- & Peripherie-Pin PB3 (General)
22PB2I/OMultiplex-I/O- & Peripherie-Pin PB2 (General)
23PB1I/OMultiplex-I/O- & Peripherie-Pin PB1 (General)
24PB0I/OMultiplex-I/O- & Peripherie-Pin PB0 (General)
25PB23I/OMultiplex-I/O- & Peripherie-Pin PB23 (General)
26PB22I/OMultiplex-I/O- & Peripherie-Pin PB22 (General)
27PB21I/OMultiplex-I/O- & Peripherie-Pin PB21 (General)
28PB20I/OMultiplex-I/O- & Peripherie-Pin PB20 (General)
29PB19I/OMultiplex-I/O- & Peripherie-Pin PB19 (General)
30PB18I/OMultiplex-I/O- & Peripherie-Pin PB18 (General)
31X32MOI/OMultiplex-I/O- & Peripherie-Pin X32MO (General)
32X32MII/OMultiplex-I/O- & Peripherie-Pin X32MI (General)
33VINTAPowerVersorgungsspannungseingang (VINTA — 3.3V / 5.0V Standard Logic)
34ANTI/OMultiplex-I/O- & Peripherie-Pin ANT (General)
35VDCIAI/OMultiplex-I/O- & Peripherie-Pin VDCIA (General)
36PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (General)
37PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (General)
38PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (General)
39PA0I/OMultiplex-I/O- & Peripherie-Pin PA0 (General)
40PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (General)
41PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (General)
42PA3I/OMultiplex-I/O- & Peripherie-Pin PA3 (General)
43PA15I/OMultiplex-I/O- & Peripherie-Pin PA15 (General)
44PA14I/OMultiplex-I/O- & Peripherie-Pin PA14 (General)
45PA13I/OMultiplex-I/O- & Peripherie-Pin PA13 (General)
46PA12I/OMultiplex-I/O- & Peripherie-Pin PA12 (General)
47PA11I/OMultiplex-I/O- & Peripherie-Pin PA11 (General)
48PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (General)
49EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 VDCID
I/O
Multiplex-I/O- & Peripherie-Pin VDCID (General)
Designhinweis: Signal terminal VDCID (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VDCID. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH582M-EVT (WCH · QFN-48_L5.0-W5.0-P0.35-BL-EP)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (49 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) - 4. Gehäuseabmessungen (D×E×A)
QFN-48_L5.0-W5.0-P0.35-BL-EP · 5.00×5.00mm · Raster 0.35mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (49 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH582 / CH583
P1 · p01_fig01288×164px
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) — CH583 是集成BLE 无线通讯的32 位RISC 微控制器。片上集成2Mbps 低功耗蓝牙BLE 通讯模块、 2 个全速USB 主机和设备控制器及收发器、2 个SPI、4 个串口、ADC、触摸按键检测模块、RTC 等丰 富的外设资源。 功能
CH583 是集成BLE 无线通讯的32 位RISC 微控制器。片上集成2Mbps 低功耗蓝牙BLE 通讯模块、 2 个全速USB 主机和设备控制器及收发器、2 个SPI、4 个串口、ADC、触摸按键检测模块、RTC 等丰 富的外设资源。 功能
P3 · p03_fig011757×1981px
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) — 第1 章 引脚信息
第1 章 引脚信息
P3 · p03_fig01P3
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P66 · p66_fig011713×2764px
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) — 64 | 位RB_SPI_IF_BYTE_END 的功能: 1:使能;0:禁止。 3 Reserved R0 保留。 0 | 2 RB_SPI_DMA_LOOP RW | DMA 地址循环功能使能位(仅SPI0 支 持): 1:使能地址循环;0:禁止地址循环。 如果使能DMA 地址循环,当DMA 地址增 加到设置的末尾地址时,自动循环指向 设置的首地址。 | 0 | 1 Reserved R0 保留。 0 | 0 RB_SPI_DMA_ENABLE RW DMA 功能使能位(
64 | 位RB_SPI_IF_BYTE_END 的功能: 1:使能;0:禁止。 3 Reserved R0 保留。 0 | 2 RB_SPI_DMA_LOOP RW | DMA 地址循环功能使能位(仅SPI0 支 持): 1:使能地址循环;0:禁止地址循环。 如果使能DMA 地址循环,当DMA 地址增 加到设置的末尾地址时,自动循环指向 设置的首地址。 | 0 | 1 Reserved R0 保留。 0 | 0 RB_SPI_DMA_ENABLE RW DMA 功能使能位(
P67 · p67_fig011713×2520px
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) — 位 名称 访问 描述 复位值 [7:0] R8_SPIx_FIFO_COUNT1 RW 当前FIFO 中字节计数。 00h
位 名称 访问 描述 复位值 [7:0] R8_SPIx_FIFO_COUNT1 RW 当前FIFO 中字节计数。 00h
P68 · p68_fig011713×847px
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) — 66 | 同R8_SPIx_FIFO_COUNT。 SPI 收发数据总长度寄存器(R16_SPIx_TOTAL_CNT) (x=0/1) | 位 名称 访问 描述 复位值 | [15:0] R16_SPIx_TOTAL_CNT RW | 主机模式下SPI 数据收发总字节数,低 12 位有效。在使用DMA 时一次最多可以 收发4095 个字节。不支持从机模式。 | 0000h | SPI 数据FIFO 寄存器(R8_SPIx_FIFO) (x=0/1) | 位 名称 访问 描述
66 | 同R8_SPIx_FIFO_COUNT。 SPI 收发数据总长度寄存器(R16_SPIx_TOTAL_CNT) (x=0/1) | 位 名称 访问 描述 复位值 | [15:0] R16_SPIx_TOTAL_CNT RW | 主机模式下SPI 数据收发总字节数,低 12 位有效。在使用DMA 时一次最多可以 收发4095 个字节。不支持从机模式。 | 0000h | SPI 数据FIFO 寄存器(R8_SPIx_FIFO) (x=0/1) | 位 名称 访问 描述
P68 · p68_fig021713×988px
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) — SPI 支持模式0 和模式3 两种传输格式,通过设置R8_SPIx_CTRL_MOD 的RB_SPI_MST_SCK_MOD 进 行选择。总是在SCK 上升沿采样串行数据输入,在下降沿输出串行数据。
SPI 支持模式0 和模式3 两种传输格式,通过设置R8_SPIx_CTRL_MOD 的RB_SPI_MST_SCK_MOD 进 行选择。总是在SCK 上升沿采样串行数据输入,在下降沿输出串行数据。
P110 · p110_fig011345×1019px
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) — 封装形式 塑体宽度 引脚间距 封装说明 订货型号
封装形式 塑体宽度 引脚间距 封装说明 订货型号
P110 · p110_fig01P110
CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) — Datasheet Page 110 (p110_fig01)
Datasheet Page 110 (p110_fig01)

Elektrische Spezifikationen & Bauteildetails (CH582M-EVT)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.00 × 5.00 × 0.85 mm (Pin-Raster e = 0.35 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Bluetooth / BLE, USB, SPI, I2C, ADC Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
20MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-48_L5.0-W5.0-P0.35-BL-EP)
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.35 mm (13.8 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Bluetooth / BLE, USB, SPI, I2C, ADC
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol49 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint49 Pads · Raster 0.35mm
OK
IPC-7525 60% LotpastenfensterEPAD 3.70×3.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-48_L5.0-W5.0-P0.35-BL-EP)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.35mm
Pad-Abmessungen (W × L)Level B
0.16 × 0.75 mm
Pins / Gesamt-PadsTopology
49P / 49Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-48_L5.0-W5.0-P0.35-BL-EP
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP)?

Das Bauteil CH582M-EVT von WCH im QFN-48_L5.0-W5.0-P0.35-BL-EP-Gehäuse besitzt 49 Pins mit einem Rastermaß (Pitch) von 0.35 mm. Wichtige Pins: 1 (VDCID: Multiplex-I/O- & Peripherie-Pin VDCID (General)), 2 (VSW: Multiplex-I/O- & Peripherie-Pin VSW (General)), 3 (VDD33/VIO33: Versorgungsspannungseingang (VDD33/VIO33 — 3.3V / 5.0V Standard Logic)), 4 (PA7: Multiplex-I/O- & Peripherie-Pin PA7 (General)), 5 (PA8: Multiplex-I/O- & Peripherie-Pin PA8 (General)), 6 (PA9: Multiplex-I/O- & Peripherie-Pin PA9 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH582M-EVT?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH582M-EVT (QFN-48_L5.0-W5.0-P0.35-BL-EP) 5.00 × 5.00 mm bei einem Pitch e = 0.35 mm und 49 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.70 × 3.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH582M-EVT heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH582M-EVT (WCH, QFN-48_L5.0-W5.0-P0.35-BL-EP) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (49 Pins) & CH582 / CH583 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDCIDDigital_IOSignalanschluss VDCID (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VDCID. Unterstützte Bus-Schnittstellen: General.
2VSWDigital_IOSignalanschluss VSW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VSW. Unterstützte Bus-Schnittstellen: General.
3VDD33/VIO33Power_InPositiver Versorgungseingang (VDD33/VIO33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
4PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: General.
5PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA8. Unterstützte Bus-Schnittstellen: General.
6PA9Digital_IOSignalanschluss PA9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA9. Unterstützte Bus-Schnittstellen: General.
7PB9Digital_IOSignalanschluss PB9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB9. Unterstützte Bus-Schnittstellen: General.
8PB8Digital_IOSignalanschluss PB8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB8. Unterstützte Bus-Schnittstellen: General.
9PB17Digital_IOSignalanschluss PB17 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB17. Unterstützte Bus-Schnittstellen: General.
10PB16Digital_IOSignalanschluss PB16 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB16. Unterstützte Bus-Schnittstellen: General.
11PB15Digital_IOSignalanschluss PB15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB15. Unterstützte Bus-Schnittstellen: General.
12PB14Digital_IOSignalanschluss PB14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB14. Unterstützte Bus-Schnittstellen: General.
13PB13Digital_IOSignalanschluss PB13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB13. Unterstützte Bus-Schnittstellen: General.
14PB12Digital_IOSignalanschluss PB12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB12. Unterstützte Bus-Schnittstellen: General.
15PB11Digital_IOSignalanschluss PB11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11. Unterstützte Bus-Schnittstellen: General.
16PB10Digital_IOSignalanschluss PB10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10. Unterstützte Bus-Schnittstellen: General.
17PB7Digital_IOSignalanschluss PB7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7. Unterstützte Bus-Schnittstellen: General.
18PB6Digital_IOSignalanschluss PB6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6. Unterstützte Bus-Schnittstellen: General.
19PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB5. Unterstützte Bus-Schnittstellen: General.
20PB4Digital_IOSignalanschluss PB4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB4. Unterstützte Bus-Schnittstellen: General.
21PB3Digital_IOSignalanschluss PB3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB3. Unterstützte Bus-Schnittstellen: General.
22PB2Digital_IOSignalanschluss PB2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB2. Unterstützte Bus-Schnittstellen: General.
23PB1Digital_IOSignalanschluss PB1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB1. Unterstützte Bus-Schnittstellen: General.
24PB0Digital_IOSignalanschluss PB0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB0. Unterstützte Bus-Schnittstellen: General.
25PB23Digital_IOSignalanschluss PB23 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB23. Unterstützte Bus-Schnittstellen: General.
26PB22Digital_IOSignalanschluss PB22 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB22. Unterstützte Bus-Schnittstellen: General.
27PB21Digital_IOSignalanschluss PB21 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB21. Unterstützte Bus-Schnittstellen: General.
28PB20Digital_IOSignalanschluss PB20 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB20. Unterstützte Bus-Schnittstellen: General.
29PB19Digital_IOSignalanschluss PB19 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB19. Unterstützte Bus-Schnittstellen: General.
30PB18Digital_IOSignalanschluss PB18 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB18. Unterstützte Bus-Schnittstellen: General.
31X32MODigital_IOSignalanschluss X32MO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MO. Unterstützte Bus-Schnittstellen: General.
32X32MIDigital_IOSignalanschluss X32MI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MI. Unterstützte Bus-Schnittstellen: General.
33VINTAPower_InPositiver Versorgungseingang (VINTA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
34ANTRF_50OhmSignalanschluss ANT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ANT. Unterstützte Bus-Schnittstellen: General.
35VDCIADigital_IOSignalanschluss VDCIA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VDCIA. Unterstützte Bus-Schnittstellen: General.
36PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4. Unterstützte Bus-Schnittstellen: General.
37PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5. Unterstützte Bus-Schnittstellen: General.
38PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: General.
39PA0Digital_IOSignalanschluss PA0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA0. Unterstützte Bus-Schnittstellen: General.
40PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: General.
41PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: General.
42PA3Digital_IOSignalanschluss PA3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA3. Unterstützte Bus-Schnittstellen: General.
43PA15Digital_IOSignalanschluss PA15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA15. Unterstützte Bus-Schnittstellen: General.
44PA14Digital_IOSignalanschluss PA14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14. Unterstützte Bus-Schnittstellen: General.
45PA13Digital_IOSignalanschluss PA13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA13. Unterstützte Bus-Schnittstellen: General.
46PA12Digital_IOSignalanschluss PA12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA12. Unterstützte Bus-Schnittstellen: General.
47PA11Digital_IOSignalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11. Unterstützte Bus-Schnittstellen: General.
48PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: General.
49EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.