ChipDocs.org
⌘K
2284 部品PDFアップロード
CH545L (LQFP-64(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH545L

WCHID: C19183926LQFP-64(7x7) · 64 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH545L (LQFP-64(7x7))1SCK/TXD1 /AI2P6.0/DM03P6.1/DP04P6.2/DM15P6.3/DP16P6.4/DM27P6.5/DP28P6.6/DM39P6.7/DP310P3.0/RXD11P4.512P4.413P3.1/TXD14P3.2/INT015P3.3/INT1/MS16P3.4/T0/MSDA17P3.5/T1/MOSI18P3.6/MISO119P3.7/SCK120P4.321P4.222P4.623P4.724VDD25GND/VSS26P7.0/XI/PWM127P7.1/XO/RST#28DCO29P4.130P4.031PWM532PWM464MISO/RXD1 /A63MOSI/PWM0 /A62SCS/AIN461AIN360INT0 /AIN2_59T2EX/CAP2/AI58T2/CAP1/AIN057V356GND/VSS55VDD54SCL0/AIN853SDA0/AIN952SCL1/RXD /AI51SDA1/TXD /AI50SCL2/AIN1249SDA2/AIN1348SCL347SDA346P5.0/DM/HM045P5.1/DP/HP044P5.2/HM1/ALE43P5.3/HP142P5.4/HM241P5.5/HP240P5.6/HM339P5.7/HP338P2.7/TXD137P2.6/RXD136P2.5/PWM0/T235IO3534P2.3/PWM233PWM3Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.245.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364E=7.00mm · Pitch e=0.40mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1SCK/TXD1 /AIN7_I/OマルチプレクスI/O・ペリフェラル端子 SCK/TXD1 /AIN7_ (UART, SPI, ADC)
2P6.0/DM0I/OマルチプレクスI/O・ペリフェラル端子 P6.0/DM0 (General)
3P6.1/DP0I/OマルチプレクスI/O・ペリフェラル端子 P6.1/DP0 (General)
4P6.2/DM1I/OマルチプレクスI/O・ペリフェラル端子 P6.2/DM1 (General)
5P6.3/DP1I/OマルチプレクスI/O・ペリフェラル端子 P6.3/DP1 (General)
6P6.4/DM2I/OマルチプレクスI/O・ペリフェラル端子 P6.4/DM2 (General)
7P6.5/DP2I/OマルチプレクスI/O・ペリフェラル端子 P6.5/DP2 (General)
8P6.6/DM3I/OマルチプレクスI/O・ペリフェラル端子 P6.6/DM3 (General)
9P6.7/DP3I/OマルチプレクスI/O・ペリフェラル端子 P6.7/DP3 (General)
10P3.0/RXDI/OマルチプレクスI/O・ペリフェラル端子 P3.0/RXD (UART)
11P4.5I/OマルチプレクスI/O・ペリフェラル端子 P4.5 (General)
12P4.4I/OマルチプレクスI/O・ペリフェラル端子 P4.4 (General)
13P3.1/TXDI/OマルチプレクスI/O・ペリフェラル端子 P3.1/TXD (UART)
14P3.2/INT0I/OマルチプレクスI/O・ペリフェラル端子 P3.2/INT0 (General)
15P3.3/INT1/MSCLI/OマルチプレクスI/O・ペリフェラル端子 P3.3/INT1/MSCL (General)
16P3.4/T0/MSDAI/OマルチプレクスI/O・ペリフェラル端子 P3.4/T0/MSDA (General)
17P3.5/T1/MOSI1I/OマルチプレクスI/O・ペリフェラル端子 P3.5/T1/MOSI1 (SPI)
18P3.6/MISO1I/OマルチプレクスI/O・ペリフェラル端子 P3.6/MISO1 (SPI)
19P3.7/SCK1I/OマルチプレクスI/O・ペリフェラル端子 P3.7/SCK1 (SPI)
20P4.3I/OマルチプレクスI/O・ペリフェラル端子 P4.3 (General)
21P4.2I/OマルチプレクスI/O・ペリフェラル端子 P4.2 (General)
22P4.6I/OマルチプレクスI/O・ペリフェラル端子 P4.6 (General)
23P4.7I/OマルチプレクスI/O・ペリフェラル端子 P4.7 (General)
24VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
25GND/VSSGNDグラウンド基準端子 (GND/VSS)
26P7.0/XI/PWM1_I/OマルチプレクスI/O・ペリフェラル端子 P7.0/XI/PWM1_ (PWM, RTC/CLK)
27P7.1/XO/RST#/ALE_I/OマルチプレクスI/O・ペリフェラル端子 P7.1/XO/RST#/ALE_ (RTC/CLK)
28DCOI/OマルチプレクスI/O・ペリフェラル端子 DCO (General)
29P4.1I/OマルチプレクスI/O・ペリフェラル端子 P4.1 (General)
30P4.0I/OマルチプレクスI/O・ペリフェラル端子 P4.0 (General)
31PWM5I/OマルチプレクスI/O・ペリフェラル端子 PWM5 (PWM)
32PWM4I/OマルチプレクスI/O・ペリフェラル端子 PWM4 (PWM)
33PWM3I/OマルチプレクスI/O・ペリフェラル端子 PWM3 (PWM)
34P2.3/PWM2I/OマルチプレクスI/O・ペリフェラル端子 P2.3/PWM2 (PWM)
35IO35I/OGeneral Purpose Digital I/O Pin IO35
36P2.5/PWM0/T2EX_/CAP2_I/OマルチプレクスI/O・ペリフェラル端子 P2.5/PWM0/T2EX_/CAP2_ (PWM)
37P2.6/RXD1I/OマルチプレクスI/O・ペリフェラル端子 P2.6/RXD1 (UART)
38P2.7/TXD1I/OマルチプレクスI/O・ペリフェラル端子 P2.7/TXD1 (UART)
39P5.7/HP3I/OマルチプレクスI/O・ペリフェラル端子 P5.7/HP3 (General)
40P5.6/HM3I/OマルチプレクスI/O・ペリフェラル端子 P5.6/HM3 (General)
41P5.5/HP2I/OマルチプレクスI/O・ペリフェラル端子 P5.5/HP2 (General)
42P5.4/HM2I/OマルチプレクスI/O・ペリフェラル端子 P5.4/HM2 (General)
43P5.3/HP1I/OマルチプレクスI/O・ペリフェラル端子 P5.3/HP1 (General)
44P5.2/HM1/ALEI/OマルチプレクスI/O・ペリフェラル端子 P5.2/HM1/ALE (General)
45P5.1/DP/HP0I/OマルチプレクスI/O・ペリフェラル端子 P5.1/DP/HP0 (General)
46P5.0/DM/HM0I/OマルチプレクスI/O・ペリフェラル端子 P5.0/DM/HM0 (General)
47SDA3I/OマルチプレクスI/O・ペリフェラル端子 SDA3 (I2C)
48SCL3I/OマルチプレクスI/O・ペリフェラル端子 SCL3 (I2C)
49SDA2/AIN13I/OマルチプレクスI/O・ペリフェラル端子 SDA2/AIN13 (I2C, ADC)
50SCL2/AIN12I/OマルチプレクスI/O・ペリフェラル端子 SCL2/AIN12 (I2C, ADC)
51SDA1/TXD /AIN11_I/OマルチプレクスI/O・ペリフェラル端子 SDA1/TXD /AIN11_ (UART, I2C, ADC)
52SCL1/RXD /AIN10_I/OマルチプレクスI/O・ペリフェラル端子 SCL1/RXD /AIN10_ (UART, I2C, ADC)
53SDA0/AIN9I/OマルチプレクスI/O・ペリフェラル端子 SDA0/AIN9 (I2C, ADC)
54SCL0/AIN8I/OマルチプレクスI/O・ペリフェラル端子 SCL0/AIN8 (UART, I2C, ADC)
55VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
56GND/VSSGNDグラウンド基準端子 (GND/VSS)
57V3Power安定化電源出力 (V3 — 3.3V / 5.0V Standard Logic)
58T2/CAP1/AIN0I/OマルチプレクスI/O・ペリフェラル端子 T2/CAP1/AIN0 (SPI, ADC)
59T2EX/CAP2/AIN1I/OマルチプレクスI/O・ペリフェラル端子 T2EX/CAP2/AIN1 (ADC)
60INT0 /AIN2_I/OマルチプレクスI/O・ペリフェラル端子 INT0 /AIN2_ (ADC)
61AIN3I/OマルチプレクスI/O・ペリフェラル端子 AIN3 (ADC)
62SCS/AIN4I/OマルチプレクスI/O・ペリフェラル端子 SCS/AIN4 (ADC)
63MOSI/PWM0 /AIN5_I/OマルチプレクスI/O・ペリフェラル端子 MOSI/PWM0 /AIN5_ (SPI, ADC, PWM)
64MISO/RXD1 /AIN6_I/OマルチプレクスI/O・ペリフェラル端子 MISO/RXD1 /AIN6_ (UART, SPI, ADC)
PIN 1 SCK/TXD1 /AIN7_
I/O
マルチプレクスI/O・ペリフェラル端子 SCK/TXD1 /AIN7_ (UART, SPI, ADC)
設計上の注意点: Signal terminal SCK/TXD1 /AIN7_ (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: SCK/TXD1 /AIN7_. Supported peripheral buses: UART, SPI, ADC.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH545L (WCH · LQFP-64(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH545L (LQFP-64(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH545L (LQFP-64(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH545L (LQFP-64(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH545L (LQFP-64(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-64(7x7) · 7.00×7.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH545L (LQFP-64(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH545L (LQFP-64(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
CH545 シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P119 · p119_fig01パッケージ完全一致
CH545L (LQFP-64(7x7)) — 20.1 LQFP48-7*7
20.1 LQFP48-7*7
P119 · p119_fig02パッケージ完全一致
CH545L (LQFP-64(7x7)) — 20.2 LQFP64-7*7
20.2 LQFP64-7*7
P2 · p02_fig011736×913px
CH545L (LQFP-64(7x7)) — CH545 Datasheet 2 http://wch.cn
CH545 Datasheet 2 http://wch.cn
P2 · p02_fig021870×899px
CH545L (LQFP-64(7x7)) — MCU Internal Address & Data & DMA Bus | DP0/DM0 DP1/DM1 DP2/DM2 DP3/DM3 PassThrough UH0 UH1 UH2 UH3 USBX0 USBX1 USBX2 USBX3 USB/USB-host To 0# PC To 1# PC To 2# PC To 3# PC To PC or 0#/1#/2#/3# Device | Default USB Device | LS/FS | USB Engi
MCU Internal Address & Data & DMA Bus | DP0/DM0 DP1/DM1 DP2/DM2 DP3/DM3 PassThrough UH0 UH1 UH2 UH3 USBX0 USBX1 USBX2 USBX3 USB/USB-host To 0# PC To 1# PC To 2# PC To 3# PC To PC or 0#/1#/2#/3# Device | Default USB Device | LS/FS | USB Engi
P2 · p02_fig02P2
CH545L (LQFP-64(7x7)) — Datasheet Page 2 (p02_fig02)
Datasheet Page 2 (p02_fig02)

電気仕様 & 部品詳細スペック (CH545L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH545L (LQFP-64(7x7)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, ADC, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
32MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-64(7x7))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, ADC, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-64(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.60mm · e=0.40mm
パッド寸法 (W × L)Level B
0.24 × 1.25 mm
ピン数 / 総パッド数Topology
64P / 64Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-64(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH545L (LQFP-64(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH545L (LQFP-64(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH545L (LQFP-64(7x7) パッケージ) は全 64 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (SCK/TXD1 /AIN7_: マルチプレクスI/O・ペリフェラル端子 SCK/TXD1 /AIN7_ (UART, SPI, ADC)), 2 (P6.0/DM0: マルチプレクスI/O・ペリフェラル端子 P6.0/DM0 (General)), 3 (P6.1/DP0: マルチプレクスI/O・ペリフェラル端子 P6.1/DP0 (General)), 4 (P6.2/DM1: マルチプレクスI/O・ペリフェラル端子 P6.2/DM1 (General)), 5 (P6.3/DP1: マルチプレクスI/O・ペリフェラル端子 P6.3/DP1 (General)), 6 (P6.4/DM2: マルチプレクスI/O・ペリフェラル端子 P6.4/DM2 (General))。

CH545L の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH545L (LQFP-64(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.40 mm、合計 64 パッドで構成されています。

CH545L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH545L (WCH, LQFP-64(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & CH545 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1SCK/TXD1 /AIN7_Digital_IO信号端子 SCK/TXD1 /AIN7_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCK/TXD1 /AIN7_。対応バス/インターフェース: UART, SPI, ADC。
2P6.0/DM0Digital_IO信号端子 P6.0/DM0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P6.0/DM0。対応バス/インターフェース: General。
3P6.1/DP0Digital_IO信号端子 P6.1/DP0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P6.1/DP0。対応バス/インターフェース: General。
4P6.2/DM1Digital_IO信号端子 P6.2/DM1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P6.2/DM1。対応バス/インターフェース: General。
5P6.3/DP1Digital_IO信号端子 P6.3/DP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P6.3/DP1。対応バス/インターフェース: General。
6P6.4/DM2Digital_IO信号端子 P6.4/DM2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P6.4/DM2。対応バス/インターフェース: General。
7P6.5/DP2Digital_IO信号端子 P6.5/DP2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P6.5/DP2。対応バス/インターフェース: General。
8P6.6/DM3Digital_IO信号端子 P6.6/DM3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P6.6/DM3。対応バス/インターフェース: General。
9P6.7/DP3Digital_IO信号端子 P6.7/DP3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P6.7/DP3。対応バス/インターフェース: General。
10P3.0/RXDDigital_IO信号端子 P3.0/RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.0/RXD。対応バス/インターフェース: UART。
11P4.5Digital_IO信号端子 P4.5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.5。対応バス/インターフェース: General。
12P4.4Digital_IO信号端子 P4.4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.4。対応バス/インターフェース: General。
13P3.1/TXDDigital_IO信号端子 P3.1/TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.1/TXD。対応バス/インターフェース: UART。
14P3.2/INT0Digital_IO信号端子 P3.2/INT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.2/INT0。対応バス/インターフェース: General。
15P3.3/INT1/MSCLDigital_IO信号端子 P3.3/INT1/MSCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.3/INT1/MSCL。対応バス/インターフェース: General。
16P3.4/T0/MSDADigital_IO信号端子 P3.4/T0/MSDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.4/T0/MSDA。対応バス/インターフェース: General。
17P3.5/T1/MOSI1Digital_IO信号端子 P3.5/T1/MOSI1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.5/T1/MOSI1。対応バス/インターフェース: SPI。
18P3.6/MISO1Digital_IO信号端子 P3.6/MISO1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.6/MISO1。対応バス/インターフェース: SPI。
19P3.7/SCK1Digital_IO信号端子 P3.7/SCK1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.7/SCK1。対応バス/インターフェース: SPI。
20P4.3Digital_IO信号端子 P4.3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.3。対応バス/インターフェース: General。
21P4.2Digital_IO信号端子 P4.2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.2。対応バス/インターフェース: General。
22P4.6Digital_IO信号端子 P4.6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.6。対応バス/インターフェース: General。
23P4.7Digital_IO信号端子 P4.7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.7。対応バス/インターフェース: General。
24VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
25GND/VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND/VSS) です。
26P7.0/XI/PWM1_Digital_IO信号端子 P7.0/XI/PWM1_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P7.0/XI/PWM1_。対応バス/インターフェース: PWM, RTC/CLK。
27P7.1/XO/RST#/ALE_Digital_IO信号端子 P7.1/XO/RST#/ALE_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P7.1/XO/RST#/ALE_。対応バス/インターフェース: RTC/CLK。
28DCODigital_IO信号端子 DCO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCO。対応バス/インターフェース: General。
29P4.1Digital_IO信号端子 P4.1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.1。対応バス/インターフェース: General。
30P4.0Digital_IO信号端子 P4.0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.0。対応バス/インターフェース: General。
31PWM5Digital_IO信号端子 PWM5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWM5。対応バス/インターフェース: PWM。
32PWM4Digital_IO信号端子 PWM4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWM4。対応バス/インターフェース: PWM。
33PWM3Digital_IO信号端子 PWM3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWM3。対応バス/インターフェース: PWM。
34P2.3/PWM2Digital_IO信号端子 P2.3/PWM2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.3/PWM2。対応バス/インターフェース: PWM。
35IO35Digital_IOGeneral Purpose Digital I/O Pin IO35
36P2.5/PWM0/T2EX_/CAP2_Digital_IO信号端子 P2.5/PWM0/T2EX_/CAP2_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.5/PWM0/T2EX_/CAP2_。対応バス/インターフェース: PWM。
37P2.6/RXD1Digital_IO信号端子 P2.6/RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.6/RXD1。対応バス/インターフェース: UART。
38P2.7/TXD1Digital_IO信号端子 P2.7/TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.7/TXD1。対応バス/インターフェース: UART。
39P5.7/HP3Digital_IO信号端子 P5.7/HP3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.7/HP3。対応バス/インターフェース: General。
40P5.6/HM3Digital_IO信号端子 P5.6/HM3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.6/HM3。対応バス/インターフェース: General。
41P5.5/HP2Digital_IO信号端子 P5.5/HP2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.5/HP2。対応バス/インターフェース: General。
42P5.4/HM2Digital_IO信号端子 P5.4/HM2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.4/HM2。対応バス/インターフェース: General。
43P5.3/HP1Digital_IO信号端子 P5.3/HP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.3/HP1。対応バス/インターフェース: General。
44P5.2/HM1/ALEDigital_IO信号端子 P5.2/HM1/ALE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.2/HM1/ALE。対応バス/インターフェース: General。
45P5.1/DP/HP0Digital_IO信号端子 P5.1/DP/HP0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.1/DP/HP0。対応バス/インターフェース: General。
46P5.0/DM/HM0Digital_IO信号端子 P5.0/DM/HM0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.0/DM/HM0。対応バス/インターフェース: General。
47SDA3Digital_IO信号端子 SDA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA3。対応バス/インターフェース: I2C。
48SCL3Digital_IO信号端子 SCL3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL3。対応バス/インターフェース: I2C。
49SDA2/AIN13Digital_IO信号端子 SDA2/AIN13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA2/AIN13。対応バス/インターフェース: I2C, ADC。
50SCL2/AIN12Digital_IO信号端子 SCL2/AIN12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL2/AIN12。対応バス/インターフェース: I2C, ADC。
51SDA1/TXD /AIN11_Digital_IO信号端子 SDA1/TXD /AIN11_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA1/TXD /AIN11_。対応バス/インターフェース: UART, I2C, ADC。
52SCL1/RXD /AIN10_Digital_IO信号端子 SCL1/RXD /AIN10_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL1/RXD /AIN10_。対応バス/インターフェース: UART, I2C, ADC。
53SDA0/AIN9Digital_IO信号端子 SDA0/AIN9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA0/AIN9。対応バス/インターフェース: I2C, ADC。
54SCL0/AIN8Digital_IO信号端子 SCL0/AIN8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL0/AIN8。対応バス/インターフェース: UART, I2C, ADC。
55VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
56GND/VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND/VSS) です。
57V3Power_Out3.3V / 5.0V Standard Logic 電源ドメインで動作する安定化出力端子 (V3、最大定格: 5.5V) です。
58T2/CAP1/AIN0Analog信号端子 T2/CAP1/AIN0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI0。対応バス/インターフェース: SPI, ADC。
59T2EX/CAP2/AIN1Analog信号端子 T2EX/CAP2/AIN1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: T2EX/CAP2/AIN1。対応バス/インターフェース: ADC。
60INT0 /AIN2_Analog信号端子 INT0 /AIN2_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT0 /AIN2_。対応バス/インターフェース: ADC。
61AIN3Analog信号端子 AIN3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: AIN3。対応バス/インターフェース: ADC。
62SCS/AIN4Analog信号端子 SCS/AIN4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCS/AIN4。対応バス/インターフェース: ADC。
63MOSI/PWM0 /AIN5_Digital_IO信号端子 MOSI/PWM0 /AIN5_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MOSI/PWM0 /AIN5_。対応バス/インターフェース: SPI, ADC, PWM。
64MISO/RXD1 /AIN6_Digital_IO信号端子 MISO/RXD1 /AIN6_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MISO/RXD1 /AIN6_。対応バス/インターフェース: UART, SPI, ADC。
探索部品パッケージメーカーアップロード