ChipDocs.org
⌘K
2284 器件上传PDF
CH482X (QFN-20(2.5x4.5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH482X

WCHID: C2913011QFN-20(2.5x4.5) · 21 引脚 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH482X (QFN-20(2.5x4.5))1EN#2IO233V34GND5VDD6IO37NC8SEL9VDD10GND11IO621EP20VDD19GND18IO1917IO816IO1815IO1714IO1613IO1512IO7Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D封装焊盘
123456789101112131415161718192021E=2.50mm · Pitch e=0.50mmD=4.50mm-4-3-2-10123443210-1-2-3-4mm
3. 3D实体模型
封装外形: 2.50mm × 4.50mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (21/21)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1EN#I/O多功能复用 I/O 与外设引脚 EN# (General)
2IO2I/OGeneral Purpose Digital I/O Pin IO2
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4GNDGND电源参考地引脚 (GND)
5VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNCNo Connect (Leave Floating)
8SELI/O多功能复用 I/O 与外设引脚 SEL (General)
9VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
10GNDGND电源参考地引脚 (GND)
11IO6I/OGPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12IO7I/OGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17I/OGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18I/OGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17IO8I/OGPIO8 / RTC_GPIO8 / TOUCH8 / ADC1_CH7 / SUBSPICS1
18IO19I/OGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19GNDGND电源参考地引脚 (GND)
20VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
21EPGND底部裸露散热焊盘与接地端 (EP)
PIN 1 EN#
I/O
多功能复用 I/O 与外设引脚 EN# (General)
PCB布线建议: 全局使能输入 低电平有效 高电平断开且下电 ， ；
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 8 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH482X (WCH · QFN-20(2.5x4.5))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH482X (QFN-20(2.5x4.5)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH482X (QFN-20(2.5x4.5)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (21 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH482X (QFN-20(2.5x4.5)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH482X (QFN-20(2.5x4.5)) - 4. 封装机械外形图 (D×E×A)
QFN-20(2.5x4.5) · 2.50×4.50mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH482X (QFN-20(2.5x4.5)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (21 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH482X (QFN-20(2.5x4.5)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (8 张图纸 · 第 1/1 页)
显示第 1–8 张，共 8 张完整原图 (来自 CH481 / CH482 系列)
P12 · p12_fig01精确匹配封装
CH482X (QFN-20(2.5x4.5)) — 版本：2 12
版本：2 12
P1 · p01_fig01245×132px
CH482X (QFN-20(2.5x4.5)) — 2 差分通道二选一、四刀双掷超高速模拟开关CH482A/C/D/X
2 差分通道二选一、四刀双掷超高速模拟开关CH482A/C/D/X
P2 · p02_fig011712×2596px
CH482X (QFN-20(2.5x4.5)) — 版本：2 2
版本：2 2
P2 · p02_fig01P2
CH482X (QFN-20(2.5x4.5)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P5 · p05_fig011729×2546px
CH482X (QFN-20(2.5x4.5)) — 版本：2 5
版本：2 5
P12 · p12_fig01P12
CH482X (QFN-20(2.5x4.5)) — Datasheet Page 12 (p12_fig01)
Datasheet Page 12 (p12_fig01)
P13 · p13_fig011704×2518px
CH482X (QFN-20(2.5x4.5)) — 版本：2 13
版本：2 13
P14 · p14_fig011701×1868px
CH482X (QFN-20(2.5x4.5)) — 6.8. CH483/486 高速通道时序参数（测试条件：TA=25℃，VDDH=VDD=3.3V，VCM=0V）
6.8. CH483/486 高速通道时序参数（测试条件：TA=25℃，VDDH=VDD=3.3V，VCM=0V）

电气参数与元器件规格详情 (CH482X)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:CH482X (QFN-20(2.5x4.5)) 是一款 20 引脚的标准电子与连接器元件，机械封装尺寸为 2.50 × 4.50 × 0.85 mm（引脚间距 e = 0.50 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 USB 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
1MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
2.50 × 4.50 × 0.85 mm (A1=0.03 mm)
封装类型：QFN (QFN-20(2.5x4.5))
引脚总数与中心间距N / e
20 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
USB
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号21 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘21 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 3.00×1.00mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (QFN-20(2.5x4.5))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
4.50 × 2.50 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.85mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.28 × 0.67 mm
引脚数 / 总焊盘数Topology
21P / 21Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
QFN-20(2.5x4.5)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH482X (QFN-20(2.5x4.5))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH482X (QFN-20(2.5x4.5)) 的引脚排列 (Pinout) 与供电电压参数是什么？

WCH 生产的 CH482X 采用 QFN-20(2.5x4.5) 封装，共 21 脚，引脚间距 0.50 mm。主要引脚包括：1 (EN#: 多功能复用 I/O 与外设引脚 EN# (General)), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (GND: 电源参考地引脚 (GND)), 5 (VDD: 正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap))。

CH482X 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH482X (QFN-20(2.5x4.5)) 本体轮廓为 2.50 × 4.50 mm，引脚间距 e = 0.50 mm，共计 21 个铜箔焊盘，附带中心散热焊盘 (EPAD) 3.00 × 1.00 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 CH482X 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH482X (WCH, QFN-20(2.5x4.5)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (21 脚) 与 CH481 / CH482 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1EN#Digital_IO信号引脚 EN#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：EN#。支持总线接口：General。
2IO2Digital_IOGeneral Purpose Digital I/O Pin IO2
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
5VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNo_ConnectNo Connect (Leave Floating)
8SELDigital_IO信号引脚 SEL（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SEL。支持总线接口：General。
9VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
10GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
11IO6Digital_IOGPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12IO7Digital_IOGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17Digital_IOGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18Digital_IOGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17IO8Digital_IOGPIO8 / RTC_GPIO8 / TOUCH8 / ADC1_CH7 / SUBSPICS1
18IO19Digital_IOGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
20VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
21EPGND芯片底部裸露散热焊盘 (EP)，提供核心热量导出通道及低电感 0V 接地回路。
探索器件库封装厂商上传