CH449F (QFN-24(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH449F

WCHID: C54973457QFN-24(4x4) · 25 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH449F (QFN-24(4x4))1PU_SDA2VDD3A0X A0Y 、4A0X A0Y 、5A1X A1Y 、6A1X A1Y 、7A2X A2Y 、8A2X A2Y 、9A3X A3Y 、10A3X A3Y 、11ADDR12RSTI#13GND25GND24SCL23SDA22B0X B0Y 、21B0X B0Y 、20B1X B1Y 、19B1X B1Y 、18B2X B2Y 、17B2X B2Y 、16B3X B3Y 、15B3X B3Y 、14LVR#Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.222.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2D-FOOTPRINT
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 4.00mm × 4.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (25/25)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PU_SDAI/OMultiplex-I/O- & Peripherie-Pin PU_SDA (I2C)
2VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
3A0X A0Y 、I/OMultiplex-I/O- & Peripherie-Pin A0X A0Y 、 (General)
4A0X A0Y 、I/OMultiplex-I/O- & Peripherie-Pin A0X A0Y 、 (General)
5A1X A1Y 、I/OMultiplex-I/O- & Peripherie-Pin A1X A1Y 、 (General)
6A1X A1Y 、I/OMultiplex-I/O- & Peripherie-Pin A1X A1Y 、 (General)
7A2X A2Y 、I/OMultiplex-I/O- & Peripherie-Pin A2X A2Y 、 (General)
8A2X A2Y 、I/OMultiplex-I/O- & Peripherie-Pin A2X A2Y 、 (General)
9A3X A3Y 、I/OMultiplex-I/O- & Peripherie-Pin A3X A3Y 、 (General)
10A3X A3Y 、I/OMultiplex-I/O- & Peripherie-Pin A3X A3Y 、 (General)
11ADDRI/OMultiplex-I/O- & Peripherie-Pin ADDR (General)
12RSTI#I/OMultiplex-I/O- & Peripherie-Pin RSTI# (General)
13GNDGNDMasseanschluss (GND)
14LVR#I/OMultiplex-I/O- & Peripherie-Pin LVR# (General)
15B3X B3Y 、I/OMultiplex-I/O- & Peripherie-Pin B3X B3Y 、 (General)
16B3X B3Y 、I/OMultiplex-I/O- & Peripherie-Pin B3X B3Y 、 (General)
17B2X B2Y 、I/OMultiplex-I/O- & Peripherie-Pin B2X B2Y 、 (General)
18B2X B2Y 、I/OMultiplex-I/O- & Peripherie-Pin B2X B2Y 、 (General)
19B1X B1Y 、I/OMultiplex-I/O- & Peripherie-Pin B1X B1Y 、 (General)
20B1X B1Y 、I/OMultiplex-I/O- & Peripherie-Pin B1X B1Y 、 (General)
21B0X B0Y 、I/OMultiplex-I/O- & Peripherie-Pin B0X B0Y 、 (General)
22B0X B0Y 、I/OMultiplex-I/O- & Peripherie-Pin B0X B0Y 、 (General)
23SDAI/OMultiplex-I/O- & Peripherie-Pin SDA (I2C)
24SCLI/OMultiplex-I/O- & Peripherie-Pin SCL (I2C)
25GNDGNDMasseanschluss (GND)
PIN 1 PU_SDA
I/O
Multiplex-I/O- & Peripherie-Pin PU_SDA (I2C)
Designhinweis: 2线串行接口的SDA上拉电阻使能 : 低电平 关闭内置电阻 高电平 使能内部上拉电阻 - ; -
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH449F (WCH · QFN-24(4x4))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH449F (QFN-24(4x4)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH449F (QFN-24(4x4)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (25 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH449F (QFN-24(4x4)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH449F (QFN-24(4x4)) - 4. Gehäuseabmessungen (D×E×A)
QFN-24(4x4) · 4.00×4.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH449F (QFN-24(4x4)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (25 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH449F (QFN-24(4x4)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH449
P2 · p02_fig01EXAKTES GEHÄUSE
CH449F (QFN-24(4x4)) — 引脚号 引脚名称 类型 引脚说明 2 VDD 电源 正电源 13、0 GND 电源 公共接地,数字信号参考地 24 SCL 输入 2 线串行接口的时钟输入
引脚号 引脚名称 类型 引脚说明 2 VDD 电源 正电源 13、0 GND 电源 公共接地,数字信号参考地 24 SCL 输入 2 线串行接口的时钟输入
P7 · p07_fig01EXAKTES GEHÄUSE
CH449F (QFN-24(4x4)) — 说明:尺寸标注的单位是mm(毫米),引脚中心间距是标称值,除此之外的尺寸误差不大于±0.2mm。 QFN24-4*4
说明:尺寸标注的单位是mm(毫米),引脚中心间距是标称值,除此之外的尺寸误差不大于±0.2mm。 QFN24-4*4
P1 · p01_fig011575×923px
CH449F (QFN-24(4x4)) — 2、特点
2、特点
P2 · p02_fig01P2
CH449F (QFN-24(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P5 · p05_fig011725×2222px
CH449F (QFN-24(4x4)) — 6.4. 接口时序参数(测试条件:TA=25℃,VDD=5V 或VDD=3.3V,参考附图)
6.4. 接口时序参数(测试条件:TA=25℃,VDD=5V 或VDD=3.3V,参考附图)
P6 · p06_fig011723×452px
CH449F (QFN-24(4x4)) — CH449 手册 6 | TSDA SDA 输入数据对SCL 上升沿的建立时间 30 nS THDA SDA 输入数据对SCL 上升沿的保持时间 20 nS TAA SDA 输出数据有效对SCL 下降沿的延时 5 40 nS TDH SDA 输出数据无效对SCL 下降沿的延时 5 60 nS Rate 平均数据传输速率 0 2M bps
CH449 手册 6 | TSDA SDA 输入数据对SCL 上升沿的建立时间 30 nS THDA SDA 输入数据对SCL 上升沿的保持时间 20 nS TAA SDA 输出数据有效对SCL 下降沿的延时 5 40 nS TDH SDA 输出数据无效对SCL 下降沿的延时 5 60 nS Rate 平均数据传输速率 0 2M bps
P6 · p06_fig021491×451px
CH449F (QFN-24(4x4)) — 6.5. 其它时序参数(测试条件:TA=25℃,VDD=5V,VANA=0V,F=1MHz)
6.5. 其它时序参数(测试条件:TA=25℃,VDD=5V,VANA=0V,F=1MHz)
P6 · p06_fig031440×719px
CH449F (QFN-24(4x4)) — VCOM(V)
VCOM(V)
P6 · p06_fig02P6
CH449F (QFN-24(4x4)) — Datasheet Page 6 (p06_fig02)
Datasheet Page 6 (p06_fig02)

Elektrische Spezifikationen & Bauteildetails (CH449F)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH449F (QFN-24(4x4)) ist ein 24-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und I2C Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-24(4x4))
Pinanzahl & RastermaßN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
I2C
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol25 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint25 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 2.80×2.80mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-24(4x4))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
4.00 × 4.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
25P / 25Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-24(4x4)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH449F (QFN-24(4x4))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH449F (QFN-24(4x4))?

Das Bauteil CH449F von WCH im QFN-24(4x4)-Gehäuse besitzt 25 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (PU_SDA: Multiplex-I/O- & Peripherie-Pin PU_SDA (I2C)), 2 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)), 3 (A0X A0Y 、: Multiplex-I/O- & Peripherie-Pin A0X A0Y 、 (General)), 4 (A0X A0Y 、: Multiplex-I/O- & Peripherie-Pin A0X A0Y 、 (General)), 5 (A1X A1Y 、: Multiplex-I/O- & Peripherie-Pin A1X A1Y 、 (General)), 6 (A1X A1Y 、: Multiplex-I/O- & Peripherie-Pin A1X A1Y 、 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH449F?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH449F (QFN-24(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.50 mm und 25 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.80 × 2.80 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH449F heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH449F (WCH, QFN-24(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (25 Pins) & CH449 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PU_SDADigital_IOSignalanschluss PU_SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PU_SDA. Unterstützte Bus-Schnittstellen: I2C.
2VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
3A0X A0Y 、Digital_IOSignalanschluss A0X A0Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: A0X A0Y 、. Unterstützte Bus-Schnittstellen: General.
4A0X A0Y 、Digital_IOSignalanschluss A0X A0Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: A0X A0Y 、. Unterstützte Bus-Schnittstellen: General.
5A1X A1Y 、Digital_IOSignalanschluss A1X A1Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: A1X A1Y 、. Unterstützte Bus-Schnittstellen: General.
6A1X A1Y 、Digital_IOSignalanschluss A1X A1Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: A1X A1Y 、. Unterstützte Bus-Schnittstellen: General.
7A2X A2Y 、Digital_IOSignalanschluss A2X A2Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: A2X A2Y 、. Unterstützte Bus-Schnittstellen: General.
8A2X A2Y 、Digital_IOSignalanschluss A2X A2Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: A2X A2Y 、. Unterstützte Bus-Schnittstellen: General.
9A3X A3Y 、Digital_IOSignalanschluss A3X A3Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: A3X A3Y 、. Unterstützte Bus-Schnittstellen: General.
10A3X A3Y 、Digital_IOSignalanschluss A3X A3Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: A3X A3Y 、. Unterstützte Bus-Schnittstellen: General.
11ADDRDigital_IOSignalanschluss ADDR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ADDR. Unterstützte Bus-Schnittstellen: General.
12RSTI#Digital_IOSignalanschluss RSTI# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RSTI#. Unterstützte Bus-Schnittstellen: General.
13GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
14LVR#Digital_IOSignalanschluss LVR# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LVR#. Unterstützte Bus-Schnittstellen: General.
15B3X B3Y 、Digital_IOSignalanschluss B3X B3Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: B3X B3Y 、. Unterstützte Bus-Schnittstellen: General.
16B3X B3Y 、Digital_IOSignalanschluss B3X B3Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: B3X B3Y 、. Unterstützte Bus-Schnittstellen: General.
17B2X B2Y 、Digital_IOSignalanschluss B2X B2Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: B2X B2Y 、. Unterstützte Bus-Schnittstellen: General.
18B2X B2Y 、Digital_IOSignalanschluss B2X B2Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: B2X B2Y 、. Unterstützte Bus-Schnittstellen: General.
19B1X B1Y 、Digital_IOSignalanschluss B1X B1Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: B1X B1Y 、. Unterstützte Bus-Schnittstellen: General.
20B1X B1Y 、Digital_IOSignalanschluss B1X B1Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: B1X B1Y 、. Unterstützte Bus-Schnittstellen: General.
21B0X B0Y 、Digital_IOSignalanschluss B0X B0Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: B0X B0Y 、. Unterstützte Bus-Schnittstellen: General.
22B0X B0Y 、Digital_IOSignalanschluss B0X B0Y 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: B0X B0Y 、. Unterstützte Bus-Schnittstellen: General.
23SDADigital_IOSignalanschluss SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDA. Unterstützte Bus-Schnittstellen: I2C.
24SCLDigital_IOSignalanschluss SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCL. Unterstützte Bus-Schnittstellen: I2C.
25GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.