LQFP-100(14x14) · 100P
同期ピン配置 (Symbol / 2D / 3D) (100/100)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| 1 | GPO | I/O | マルチプレクスI/O・ペリフェラル端子 GPO (General) |
| 2 | GND | GND | グラウンド基準端子 (GND) |
| 3 | GND | GND | グラウンド基準端子 (GND) |
| 4 | RSVD | I/O | マルチプレクスI/O・ペリフェラル端子 RSVD (General) |
| 5 | WAKE# | I/O | マルチプレクスI/O・ペリフェラル端子 WAKE# (General) |
| 6 | RESET# | I | システムイネーブル・ハードウェアリセット (RESET#) |
| 7 | VCC33 | Power | 電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic) |
| 8 | VCC33 | Power | 電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic) |
| 9 | GND | GND | グラウンド基準端子 (GND) |
| 10 | VCC18 | Power | 電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic) |
| 11 | PECKP | I/O | マルチプレクスI/O・ペリフェラル端子 PECKP (General) |
| 12 | PECKN | I/O | マルチプレクスI/O・ペリフェラル端子 PECKN (General) |
| 13 | VCC18A | Power | 電源供給入力 (VCC18A — 3.3V / 5.0V Standard Logic) |
| 14 | GND | GND | グラウンド基準端子 (GND) |
| 15 | GND | GND | グラウンド基準端子 (GND) |
| 16 | RREF | I/O | マルチプレクスI/O・ペリフェラル端子 RREF (General) |
| 17 | GND | GND | グラウンド基準端子 (GND) |
| 18 | PERP | I/O | マルチプレクスI/O・ペリフェラル端子 PERP (General) |
| 19 | PERN | I/O | マルチプレクスI/O・ペリフェラル端子 PERN (General) |
| 20 | VCC18A | Power | 電源供給入力 (VCC18A — 3.3V / 5.0V Standard Logic) |
| 21 | PETN | I/O | マルチプレクスI/O・ペリフェラル端子 PETN (General) |
| 22 | PETP | I/O | マルチプレクスI/O・ペリフェラル端子 PETP (General) |
| 23 | GND | GND | グラウンド基準端子 (GND) |
| 24 | XO | I/O | XO (RTC/CLK) |
| 25 | XI | I/O | XI (RTC/CLK) |
| 26 | VCC33 | Power | 電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic) |
| 27 | GND | GND | グラウンド基準端子 (GND) |
| 28 | SCL | I/O | マルチプレクスI/O・ペリフェラル端子 SCL (I2C) |
| 29 | SDA | I/O | マルチプレクスI/O・ペリフェラル端子 SDA (I2C) |
| 30 | SDX | I/O | マルチプレクスI/O・ペリフェラル端子 SDX (General) |
| 31 | SCS | I/O | マルチプレクスI/O・ペリフェラル端子 SCS (General) |
| 32 | INT# | I/O | マルチプレクスI/O・ペリフェラル端子 INT# (General) |
| 33 | INT2# | I/O | マルチプレクスI/O・ペリフェラル端子 INT2# (General) |
| 34 | INT1# | I/O | マルチプレクスI/O・ペリフェラル端子 INT1# (General) |
| 35 | INT0# | I/O | マルチプレクスI/O・ペリフェラル端子 INT0# (General) |
| 36 | XCKI# | I/O | マルチプレクスI/O・ペリフェラル端子 XCKI# (General) |
| 37 | GND | GND | グラウンド基準端子 (GND) |
| 38 | RXD0 | I/O | マルチプレクスI/O・ペリフェラル端子 RXD0 (UART) |
| 39 | DCD0 | I/O | マルチプレクスI/O・ペリフェラル端子 DCD0 (General) |
| 40 | RI0 | I/O | マルチプレクスI/O・ペリフェラル端子 RI0 (General) |
| 41 | DSR0 | I/O | マルチプレクスI/O・ペリフェラル端子 DSR0 (UART) |
| 42 | CTS0 | I/O | マルチプレクスI/O・ペリフェラル端子 CTS0 (UART) |
| 43 | RXD3 | I/O | マルチプレクスI/O・ペリフェラル端子 RXD3 (UART) |
| 44 | DCD3 | I/O | マルチプレクスI/O・ペリフェラル端子 DCD3 (General) |
| 45 | RI3 | I/O | マルチプレクスI/O・ペリフェラル端子 RI3 (General) |
| 46 | DSR3 | I/O | マルチプレクスI/O・ペリフェラル端子 DSR3 (UART) |
| 47 | CTS3 | I/O | マルチプレクスI/O・ペリフェラル端子 CTS3 (UART) |
| 48 | VCC18 | Power | 電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic) |
| 49 | GND | GND | 露出サーマルパッド・グラウンド (GND) |
| 50 | VCC33 | Power | 電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic) |
| 51 | RXD2 | I/O | マルチプレクスI/O・ペリフェラル端子 RXD2 (UART) |
| 52 | DCD2 | I/O | マルチプレクスI/O・ペリフェラル端子 DCD2 (General) |
| 53 | RI2 | I/O | マルチプレクスI/O・ペリフェラル端子 RI2 (General) |
| 54 | DSR2 | I/O | マルチプレクスI/O・ペリフェラル端子 DSR2 (UART) |
| 55 | CTS2 | I/O | マルチプレクスI/O・ペリフェラル端子 CTS2 (UART) |
| 56 | RXD1 | I/O | マルチプレクスI/O・ペリフェラル端子 RXD1 (UART) |
| 57 | DCD1 | I/O | マルチプレクスI/O・ペリフェラル端子 DCD1 (General) |
| 58 | RI1 | I/O | マルチプレクスI/O・ペリフェラル端子 RI1 (General) |
| 59 | DSR1 | I/O | マルチプレクスI/O・ペリフェラル端子 DSR1 (UART) |
| 60 | CTS1 | I/O | マルチプレクスI/O・ペリフェラル端子 CTS1 (UART) |
| 61 | GND | GND | グラウンド基準端子 (GND) |
| 62 | D7 | I/O | マルチプレクスI/O・ペリフェラル端子 D7 (General) |
| 63 | D6 | I/O | マルチプレクスI/O・ペリフェラル端子 D6 (General) |
| 64 | D5 | I/O | マルチプレクスI/O・ペリフェラル端子 D5 (General) |
| 65 | D4 | I/O | マルチプレクスI/O・ペリフェラル端子 D4 (General) |
| 66 | D3 | I/O | マルチプレクスI/O・ペリフェラル端子 D3 (General) |
| 67 | D2 | I/O | マルチプレクスI/O・ペリフェラル端子 D2 (General) |
| 68 | D1 | I/O | マルチプレクスI/O・ペリフェラル端子 D1 (General) |
| 69 | D0 | I/O | マルチプレクスI/O・ペリフェラル端子 D0 (General) |
| 70 | VCC18 | Power | 電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic) |
| 71 | GND | GND | グラウンド基準端子 (GND) |
| 72 | VCC33 | Power | 電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic) |
| 73 | TNOW1 | I/O | マルチプレクスI/O・ペリフェラル端子 TNOW1 (General) |
| 74 | TNOW0 | I/O | マルチプレクスI/O・ペリフェラル端子 TNOW0 (General) |
| 75 | CS1# | I/O | マルチプレクスI/O・ペリフェラル端子 CS1# (General) |
| 76 | CS2# | I/O | マルチプレクスI/O・ペリフェラル端子 CS2# (General) |
| 77 | GND | GND | グラウンド基準端子 (GND) |
| 78 | TXD0 | I/O | マルチプレクスI/O・ペリフェラル端子 TXD0 (UART) |
| 79 | RTS0 | I/O | マルチプレクスI/O・ペリフェラル端子 RTS0 (UART) |
| 80 | DTR0 | I/O | マルチプレクスI/O・ペリフェラル端子 DTR0 (UART) |
| 81 | TXD1 | I/O | マルチプレクスI/O・ペリフェラル端子 TXD1 (UART) |
| 82 | RTS1 | I/O | マルチプレクスI/O・ペリフェラル端子 RTS1 (UART) |
| 83 | DTR1 | I/O | マルチプレクスI/O・ペリフェラル端子 DTR1 (UART) |
| 84 | TXD2 | I/O | マルチプレクスI/O・ペリフェラル端子 TXD2 (UART) |
| 85 | RTS2 | I/O | マルチプレクスI/O・ペリフェラル端子 RTS2 (UART) |
| 86 | GND | GND | グラウンド基準端子 (GND) |
| 87 | VCC33 | Power | 電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic) |
| 88 | DTR2 | I/O | マルチプレクスI/O・ペリフェラル端子 DTR2 (UART) |
| 89 | TXD3 | I/O | マルチプレクスI/O・ペリフェラル端子 TXD3 (UART) |
| 90 | RTS3 | I/O | マルチプレクスI/O・ペリフェラル端子 RTS3 (UART) |
| 91 | DTR3 | I/O | マルチプレクスI/O・ペリフェラル端子 DTR3 (UART) |
| 92 | XWR# | I/O | マルチプレクスI/O・ペリフェラル端子 XWR# (General) |
| 93 | XRD# | I/O | マルチプレクスI/O・ペリフェラル端子 XRD# (General) |
| 94 | ALE | I/O | マルチプレクスI/O・ペリフェラル端子 ALE (General) |
| 95 | CS0# | I/O | マルチプレクスI/O・ペリフェラル端子 CS0# (General) |
| 96 | GND | GND | グラウンド基準端子 (GND) |
| 97 | MGND | GND | グラウンド基準端子 (MGND) |
| 98 | MDSEL | I/O | マルチプレクスI/O・ペリフェラル端子 MDSEL (General) |
| 99 | GND0 | GND | グラウンド基準端子 (GND0) |
| 100 | CKSEL | I/O | マルチプレクスI/O・ペリフェラル端子 CKSEL (General) |
PIN 1 GPO
I/OマルチプレクスI/O・ペリフェラル端子 GPO (General)
設計上の注意点: 通用输出
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
LQFP-100(14x14) · 14.00×14.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
CH384 シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P1 · p01_fig011648×1149px
P1 · p01_fig021041×1041px
P1 · p01_fig01P1
P2 · p02_fig011732×2752px
P5 · p05_fig011957×1821px
電気仕様 & 部品詳細スペック (CH384L)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:CH384L (LQFP-100(14x14)) は 100 ピンの標準電子部品・コネクタで、パッケージ外形は 14.00 × 14.00 × 1.40 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、I2C, RTC/CLK, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
14.00 × 14.00 × 1.40 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-100(14x14))
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
I2C, RTC/CLK, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル100 ピン自動バス分類
IPC-7351B フットプリント100 パッド · ピッチ 0.50mm
IPC-7525 60% はんだペースト開口リフロー標準 1:1
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — CH384 (2)
LQFP-100(14x14) · 100P
機械寸法 & ランドパターン (LQFP-100(14x14))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
14.00 × 14.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.40mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
100P / 100Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 LQFP-100(14x14) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — CH384L (LQFP-100(14x14))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答CH384L (LQFP-100(14x14)) のピン配置 (Pinout) および電源電圧仕様は？
WCH 製 CH384L (LQFP-100(14x14) パッケージ) は全 100 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (GPO: マルチプレクスI/O・ペリフェラル端子 GPO (General)), 2 (GND: グラウンド基準端子 (GND)), 3 (GND: グラウンド基準端子 (GND)), 4 (RSVD: マルチプレクスI/O・ペリフェラル端子 RSVD (General)), 5 (WAKE#: マルチプレクスI/O・ペリフェラル端子 WAKE# (General)), 6 (RESET#: システムイネーブル・ハードウェアリセット (RESET#))。
CH384L の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH384L (LQFP-100(14x14)) の本体外形は 14.00 × 14.00 mm、ピッチ e = 0.50 mm、合計 100 パッドで構成されています。
CH384L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH384L (WCH, LQFP-100(14x14)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (100 ピン) & CH384 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | GPO | Digital_IO | 信号端子 GPO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPO。対応バス/インターフェース: General。 |
| 2 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 3 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 4 | RSVD | NC | 信号端子 RSVD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSVD。対応バス/インターフェース: General。 |
| 5 | WAKE# | Digital_IO | 信号端子 WAKE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: WAKE#。対応バス/インターフェース: General。 |
| 6 | RESET# | Digital_IO | ローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。 |
| 7 | VCC33 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。 |
| 8 | VCC33 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。 |
| 9 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 10 | VCC18 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。 |
| 11 | PECKP | Digital_IO | 信号端子 PECKP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKP。対応バス/インターフェース: General。 |
| 12 | PECKN | Digital_IO | 信号端子 PECKN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKN。対応バス/インターフェース: General。 |
| 13 | VCC18A | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18A、最大定格: 5.5V) です。 |
| 14 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 15 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 16 | RREF | Digital_IO | 信号端子 RREF（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RREF。対応バス/インターフェース: General。 |
| 17 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 18 | PERP | Digital_IO | 信号端子 PERP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERP。対応バス/インターフェース: General。 |
| 19 | PERN | Digital_IO | 信号端子 PERN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERN。対応バス/インターフェース: General。 |
| 20 | VCC18A | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18A、最大定格: 5.5V) です。 |
| 21 | PETN | Digital_IO | 信号端子 PETN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PETN。対応バス/インターフェース: General。 |
| 22 | PETP | Digital_IO | 信号端子 PETP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PETP。対応バス/インターフェース: General。 |
| 23 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 24 | XO | Digital_IO | 12MHz水晶発振器の反転出力端子 (XO)。水晶振動子および22pFコンデンサに接続します。 |
| 25 | XI | Digital_IO | 12MHz水晶発振器入力端子 (XI)。GNDとの間に22pFの負荷容量を接続します。 |
| 26 | VCC33 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。 |
| 27 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 28 | SCL | Digital_IO | 信号端子 SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL。対応バス/インターフェース: I2C。 |
| 29 | SDA | Digital_IO | 信号端子 SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA。対応バス/インターフェース: I2C。 |
| 30 | SDX | Digital_IO | 信号端子 SDX（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDX。対応バス/インターフェース: General。 |
| 31 | SCS | Digital_IO | 信号端子 SCS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCS。対応バス/インターフェース: General。 |
| 32 | INT# | Digital_IO | 信号端子 INT#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT#。対応バス/インターフェース: General。 |
| 33 | INT2# | Digital_IO | 信号端子 INT2#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT2#。対応バス/インターフェース: General。 |
| 34 | INT1# | Digital_IO | 信号端子 INT1#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT1#。対応バス/インターフェース: General。 |
| 35 | INT0# | Digital_IO | 信号端子 INT0#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT0#。対応バス/インターフェース: General。 |
| 36 | XCKI# | Digital_IO | 信号端子 XCKI#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XCKI#。対応バス/インターフェース: General。 |
| 37 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 38 | RXD0 | Digital_IO | 信号端子 RXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0。対応バス/インターフェース: UART。 |
| 39 | DCD0 | Digital_IO | 信号端子 DCD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD0。対応バス/インターフェース: General。 |
| 40 | RI0 | Digital_IO | 信号端子 RI0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI0。対応バス/インターフェース: General。 |
| 41 | DSR0 | Digital_IO | 信号端子 DSR0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR0。対応バス/インターフェース: UART。 |
| 42 | CTS0 | Digital_IO | 信号端子 CTS0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS0。対応バス/インターフェース: UART。 |
| 43 | RXD3 | Digital_IO | 信号端子 RXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD3。対応バス/インターフェース: UART。 |
| 44 | DCD3 | Digital_IO | 信号端子 DCD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD3。対応バス/インターフェース: General。 |
| 45 | RI3 | Digital_IO | 信号端子 RI3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI3。対応バス/インターフェース: General。 |
| 46 | DSR3 | Digital_IO | 信号端子 DSR3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR3。対応バス/インターフェース: UART。 |
| 47 | CTS3 | Digital_IO | 信号端子 CTS3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS3。対応バス/インターフェース: UART。 |
| 48 | VCC18 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。 |
| 49 | GND | GND | パッケージ底面の露出放熱パッド (GND)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |
| 50 | VCC33 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。 |
| 51 | RXD2 | Digital_IO | 信号端子 RXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2。対応バス/インターフェース: UART。 |
| 52 | DCD2 | Digital_IO | 信号端子 DCD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD2。対応バス/インターフェース: General。 |
| 53 | RI2 | Digital_IO | 信号端子 RI2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI2。対応バス/インターフェース: General。 |
| 54 | DSR2 | Digital_IO | 信号端子 DSR2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR2。対応バス/インターフェース: UART。 |
| 55 | CTS2 | Digital_IO | 信号端子 CTS2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS2。対応バス/インターフェース: UART。 |
| 56 | RXD1 | Digital_IO | 信号端子 RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1。対応バス/インターフェース: UART。 |
| 57 | DCD1 | Digital_IO | 信号端子 DCD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD1。対応バス/インターフェース: General。 |
| 58 | RI1 | Digital_IO | 信号端子 RI1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI1。対応バス/インターフェース: General。 |
| 59 | DSR1 | Digital_IO | 信号端子 DSR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR1。対応バス/インターフェース: UART。 |
| 60 | CTS1 | Digital_IO | 信号端子 CTS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS1。対応バス/インターフェース: UART。 |
| 61 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 62 | D7 | Digital_IO | 信号端子 D7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D7。対応バス/インターフェース: General。 |
| 63 | D6 | Digital_IO | 信号端子 D6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D6。対応バス/インターフェース: General。 |
| 64 | D5 | Digital_IO | 信号端子 D5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D5。対応バス/インターフェース: General。 |