ChipDocs.org
⌘K
2284 部品PDFアップロード
CH367L (LQFP-64(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH367L

WCHID: C190823LQFP-64(7x7) · 64 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH367L (LQFP-64(7x7))1RSVD2WAKE#3PERST#4GND5VCC186PECKP/PECKN7PECKP/PECKN8VCC18A9GND10GND11RREF12PERP/PERN13PERP/PERN14VCC18A15PETP/PETN16PETP/PETN17GND18VCC3319GND20SCL21SDA22SDX23SCS24INT#25NC26NC27NC28NC29VCC1830GND31VCC3332GPI264RSTO63FIXID#62WAKIN#61SDI60GND59VCC3358GPO57GPO156GPO055A754A653A552A451A350A249A148A047VCC3346GND45IORD44IOWR43GND42VCC1841D040D139D238D337D436D535D634D733GPI1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.245.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364E=7.00mm · Pitch e=0.40mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1RSVDI/OマルチプレクスI/O・ペリフェラル端子 RSVD (General)
2WAKE#I/OマルチプレクスI/O・ペリフェラル端子 WAKE# (General)
3PERST#I/OマルチプレクスI/O・ペリフェラル端子 PERST# (General)
4GNDGNDグラウンド基準端子 (GND)
5VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
6PECKP/PECKNI/OマルチプレクスI/O・ペリフェラル端子 PECKP/PECKN (General)
7PECKP/PECKNI/OマルチプレクスI/O・ペリフェラル端子 PECKP/PECKN (General)
8VCC18APower電源供給入力 (VCC18A — 3.3V / 5.0V Standard Logic)
9GNDGNDグラウンド基準端子 (GND)
10GNDGNDグラウンド基準端子 (GND)
11RREFI/OマルチプレクスI/O・ペリフェラル端子 RREF (General)
12PERP/PERNI/OマルチプレクスI/O・ペリフェラル端子 PERP/PERN (General)
13PERP/PERNI/OマルチプレクスI/O・ペリフェラル端子 PERP/PERN (General)
14VCC18APower電源供給入力 (VCC18A — 3.3V / 5.0V Standard Logic)
15PETP/PETNI/OマルチプレクスI/O・ペリフェラル端子 PETP/PETN (General)
16PETP/PETNI/OマルチプレクスI/O・ペリフェラル端子 PETP/PETN (General)
17GNDGNDグラウンド基準端子 (GND)
18VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
19GNDGNDグラウンド基準端子 (GND)
20SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (SPI, I2C)
21SDAI/OマルチプレクスI/O・ペリフェラル端子 SDA (I2C)
22SDXI/OマルチプレクスI/O・ペリフェラル端子 SDX (SPI)
23SCSI/OマルチプレクスI/O・ペリフェラル端子 SCS (SPI)
24INT#I/OマルチプレクスI/O・ペリフェラル端子 INT# (General)
25NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
26NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
27NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
28NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
29VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
30GNDGNDグラウンド基準端子 (GND)
31VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
32GPI2I/OマルチプレクスI/O・ペリフェラル端子 GPI2 (General)
33GPI1I/OマルチプレクスI/O・ペリフェラル端子 GPI1 (General)
34D7I/OマルチプレクスI/O・ペリフェラル端子 D7 (General)
35D6I/OマルチプレクスI/O・ペリフェラル端子 D6 (General)
36D5I/OマルチプレクスI/O・ペリフェラル端子 D5 (General)
37D4I/OマルチプレクスI/O・ペリフェラル端子 D4 (General)
38D3I/OマルチプレクスI/O・ペリフェラル端子 D3 (General)
39D2I/OマルチプレクスI/O・ペリフェラル端子 D2 (General)
40D1I/OマルチプレクスI/O・ペリフェラル端子 D1 (General)
41D0I/OマルチプレクスI/O・ペリフェラル端子 D0 (General)
42VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
43GNDGNDグラウンド基準端子 (GND)
44IOWRI/OマルチプレクスI/O・ペリフェラル端子 IOWR (General)
45IORDI/OマルチプレクスI/O・ペリフェラル端子 IORD (General)
46GNDGNDグラウンド基準端子 (GND)
47VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
48A0I/OマルチプレクスI/O・ペリフェラル端子 A0 (General)
49A1I/OマルチプレクスI/O・ペリフェラル端子 A1 (General)
50A2I/OマルチプレクスI/O・ペリフェラル端子 A2 (General)
51A3I/OマルチプレクスI/O・ペリフェラル端子 A3 (General)
52A4I/OマルチプレクスI/O・ペリフェラル端子 A4 (General)
53A5I/OマルチプレクスI/O・ペリフェラル端子 A5 (General)
54A6I/OマルチプレクスI/O・ペリフェラル端子 A6 (General)
55A7I/OマルチプレクスI/O・ペリフェラル端子 A7 (General)
56GPO0I/OマルチプレクスI/O・ペリフェラル端子 GPO0 (General)
57GPO1I/OマルチプレクスI/O・ペリフェラル端子 GPO1 (General)
58GPOI/OマルチプレクスI/O・ペリフェラル端子 GPO (General)
59VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
60GNDGNDグラウンド基準端子 (GND)
61SDII/OマルチプレクスI/O・ペリフェラル端子 SDI (SPI)
62WAKIN#I/OマルチプレクスI/O・ペリフェラル端子 WAKIN# (General)
63FIXID#I/OマルチプレクスI/O・ペリフェラル端子 FIXID# (General)
64RSTOI/OマルチプレクスI/O・ペリフェラル端子 RSTO (General)
PIN 1 RSVD
I/O
マルチプレクスI/O・ペリフェラル端子 RSVD (General)
設計上の注意点: 保留引脚 禁止连接 ，
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH367L (WCH · LQFP-64(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH367L (LQFP-64(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH367L (LQFP-64(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH367L (LQFP-64(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH367L (LQFP-64(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-64(7x7) · 7.00×7.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH367L (LQFP-64(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH367L (LQFP-64(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
CH367 シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P2 · p02_fig02パッケージ完全一致
CH367L (LQFP-64(7x7)) — 封装形式 塑体宽度 引脚间距 封装说明 订货型号
封装形式 塑体宽度 引脚间距 封装说明 订货型号
P1 · p01_fig011323×991px
CH367L (LQFP-64(7x7)) — 2、特点
2、特点
P2 · p02_fig01796×796px
CH367L (LQFP-64(7x7)) — 封装形式 塑体宽度 引脚间距 封装说明 订货型号
封装形式 塑体宽度 引脚间距 封装说明 订货型号
P2 · p02_fig01P2
CH367L (LQFP-64(7x7)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P9 · p09_fig011469×884px
CH367L (LQFP-64(7x7)) — 名称 参数说明 最小值 典型值 最大值 单位 FCLK CLK 输入频率（PCIE 总线的主频） 0 100 105 MHz FSCL2 两线接口自动加载时SCL 输出频率 244 260 KHz FSCL3 三线接口自动加载时SCL 输出频率 31 35 MHz TINTEG 有效边沿中断的最小脉冲宽度 5 nS
名称 参数说明 最小值 典型值 最大值 单位 FCLK CLK 输入频率（PCIE 总线的主频） 0 100 105 MHz FSCL2 两线接口自动加载时SCL 输出频率 244 260 KHz FSCL3 三线接口自动加载时SCL 输出频率 31 35 MHz TINTEG 有效边沿中断的最小脉冲宽度 5 nS
P9 · p09_fig01P9
CH367L (LQFP-64(7x7)) — Datasheet Page 9 (p09_fig01)
Datasheet Page 9 (p09_fig01)
P10 · p10_fig011344×1280px
CH367L (LQFP-64(7x7)) — 8.2. 连接配置芯片（下图）
8.2. 连接配置芯片（下图）
P10 · p10_fig02526×223px
CH367L (LQFP-64(7x7)) — 8.3. I/O 端口应用（下图）
8.3. I/O 端口应用（下图）

電気仕様 & 部品詳細スペック (CH367L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH367L (LQFP-64(7x7)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、SPI, I2C インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-64(7x7))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
SPI, I2C
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-64(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.60mm · e=0.40mm
パッド寸法 (W × L)Level B
0.24 × 1.25 mm
ピン数 / 総パッド数Topology
64P / 64Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-64(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH367L (LQFP-64(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH367L (LQFP-64(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH367L (LQFP-64(7x7) パッケージ) は全 64 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (RSVD: マルチプレクスI/O・ペリフェラル端子 RSVD (General)), 2 (WAKE#: マルチプレクスI/O・ペリフェラル端子 WAKE# (General)), 3 (PERST#: マルチプレクスI/O・ペリフェラル端子 PERST# (General)), 4 (GND: グラウンド基準端子 (GND)), 5 (VCC18: 電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)), 6 (PECKP/PECKN: マルチプレクスI/O・ペリフェラル端子 PECKP/PECKN (General))。

CH367L の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH367L (LQFP-64(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.40 mm、合計 64 パッドで構成されています。

CH367L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH367L (WCH, LQFP-64(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & CH367 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1RSVDNC信号端子 RSVD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSVD。対応バス/インターフェース: General。
2WAKE#Digital_IO信号端子 WAKE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: WAKE#。対応バス/インターフェース: General。
3PERST#Digital_IO信号端子 PERST#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERST#。対応バス/インターフェース: General。
4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
5VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
6PECKP/PECKNDigital_IO信号端子 PECKP/PECKN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKP/PECKN。対応バス/インターフェース: General。
7PECKP/PECKNDigital_IO信号端子 PECKP/PECKN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKP/PECKN。対応バス/インターフェース: General。
8VCC18APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18A、最大定格: 5.5V) です。
9GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
10GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
11RREFDigital_IO信号端子 RREF（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RREF。対応バス/インターフェース: General。
12PERP/PERNDigital_IO信号端子 PERP/PERN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERP/PERN。対応バス/インターフェース: General。
13PERP/PERNDigital_IO信号端子 PERP/PERN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERP/PERN。対応バス/インターフェース: General。
14VCC18APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18A、最大定格: 5.5V) です。
15PETP/PETNDigital_IO信号端子 PETP/PETN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PETP/PETN。対応バス/インターフェース: General。
16PETP/PETNDigital_IO信号端子 PETP/PETN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PETP/PETN。対応バス/インターフェース: General。
17GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
18VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
19GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
20SCLDigital_IO信号端子 SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL。対応バス/インターフェース: SPI, I2C。
21SDADigital_IO信号端子 SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA。対応バス/インターフェース: I2C。
22SDXDigital_IO信号端子 SDX（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDX。対応バス/インターフェース: SPI。
23SCSDigital_IO信号端子 SCS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCS。対応バス/インターフェース: SPI。
24INT#Digital_IO信号端子 INT#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT#。対応バス/インターフェース: General。
25NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
26NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
27NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
28NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
29VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
30GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
31VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
32GPI2Digital_IO信号端子 GPI2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPI2。対応バス/インターフェース: General。
33GPI1Digital_IO信号端子 GPI1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPI1。対応バス/インターフェース: General。
34D7Digital_IO信号端子 D7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D7。対応バス/インターフェース: General。
35D6Digital_IO信号端子 D6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D6。対応バス/インターフェース: General。
36D5Digital_IO信号端子 D5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D5。対応バス/インターフェース: General。
37D4Digital_IO信号端子 D4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D4。対応バス/インターフェース: General。
38D3Digital_IO信号端子 D3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D3。対応バス/インターフェース: General。
39D2Digital_IO信号端子 D2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D2。対応バス/インターフェース: General。
40D1Digital_IO信号端子 D1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D1。対応バス/インターフェース: General。
41D0Digital_IO信号端子 D0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D0。対応バス/インターフェース: General。
42VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
43GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
44IOWRDigital_IO信号端子 IOWR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IOWR。対応バス/インターフェース: General。
45IORDDigital_IO信号端子 IORD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IORD。対応バス/インターフェース: General。
46GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
47VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
48A0Digital_IO信号端子 A0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A0。対応バス/インターフェース: General。
49A1Digital_IO信号端子 A1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A1。対応バス/インターフェース: General。
50A2Digital_IO信号端子 A2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A2。対応バス/インターフェース: General。
51A3Digital_IO信号端子 A3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A3。対応バス/インターフェース: General。
52A4Digital_IO信号端子 A4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A4。対応バス/インターフェース: General。
53A5Digital_IO信号端子 A5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A5。対応バス/インターフェース: General。
54A6Digital_IO信号端子 A6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A6。対応バス/インターフェース: General。
55A7Digital_IO信号端子 A7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A7。対応バス/インターフェース: General。
56GPO0Digital_IO信号端子 GPO0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPO0。対応バス/インターフェース: General。
57GPO1Digital_IO信号端子 GPO1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPO1。対応バス/インターフェース: General。
58GPODigital_IO信号端子 GPO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPO。対応バス/インターフェース: General。
59VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
60GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
61SDIDigital_IO信号端子 SDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDI。対応バス/インターフェース: SPI。
62WAKIN#Digital_IO信号端子 WAKIN#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: WAKIN#。対応バス/インターフェース: General。
63FIXID#Digital_IO信号端子 FIXID#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: FIXID#。対応バス/インターフェース: General。
64RSTODigital_IO信号端子 RSTO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSTO。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード