ChipDocs.org
⌘K
2284 部品PDFアップロード
CH339W (QFN-68(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH339W

WCHID: C25503971QFN-68(8x8) · 69 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH339W (QFN-68(8x8))1MDITP2MDITN3VDD334MDIRP5MDIRN6GND7NC8IO09IO410DP711VDD3312IO713IO1514GND15XO16XI17AVDDK18IO1919IO2020IO921IO1022GND23VDD3324IO1325IO1426IO2127IO4728IO3329IO2930VDD3331LED_ACT/CFG032RXD/OVCUR3#33TXD/OVCUR2#34OVCUR1#35LED_LINK/CFG69EP68TDI/PWREN7#67TDO/PWREN6#66TMS/PWREN5#65TCK/PWREN4#64TRST/PWREN3#63VIO3362SRST/PWREN2#61GND60DVDDK59PD_CTL1/GPIO58RESET#57PWR_CC256PWR_CC155SD_CMD/PSELF54VSDIO53GND52SD_SCK51SD_D050SD_D149SD_D248SD_D347HUB_CC46SDVCC_EN/CFG45MISO/OVCUR7#44MOSI/OVCUR6#43SCS/OVCUR5#42SCK/OVCUR4#41PWREN1#40VIO3339SCL/SMBCLK/R38SDA/SMBDAT/C37PD_CIL2/GPIO36PD_CTL3/GPIOGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.250.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7-50.8mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869E=8.00mm · Pitch e=0.40mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (69/69)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1MDITPI/OマルチプレクスI/O・ペリフェラル端子 MDITP (General)
2MDITNI/OマルチプレクスI/O・ペリフェラル端子 MDITN (General)
3VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
4MDIRPI/OマルチプレクスI/O・ペリフェラル端子 MDIRP (General)
5MDIRNI/OマルチプレクスI/O・ペリフェラル端子 MDIRN (General)
6GNDGNDグラウンド基準端子 (GND)
7NCNCNo Connect (Leave Floating)
8IO0I/OGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9IO4I/OGPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10DP7I/OマルチプレクスI/O・ペリフェラル端子 DP7 (General)
11VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
12IO7I/OGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14GNDGNDグラウンド基準端子 (GND)
15XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
16XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
17AVDDKPower電源供給入力 (AVDDK — 3.3V / 5.0V Standard Logic)
18IO19I/OGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19IO20I/OGPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20IO9I/OGPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21IO10I/OGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22GNDGNDグラウンド基準端子 (GND)
23VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
24IO13I/OGPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25IO14I/OGPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26IO21I/OGPIO21 / RTC_GPIO21
27IO47I/OGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28IO33I/OGPIO33 / FSPIHD / SUBSPIHD / SPIIO4
29IO29I/OGeneral Purpose Digital I/O Pin IO29
30VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
31LED_ACT/CFG0I/OマルチプレクスI/O・ペリフェラル端子 LED_ACT/CFG0 (General)
32RXD/OVCUR3#I/OマルチプレクスI/O・ペリフェラル端子 RXD/OVCUR3# (UART)
33TXD/OVCUR2#I/OマルチプレクスI/O・ペリフェラル端子 TXD/OVCUR2# (UART)
34OVCUR1#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR1# (General)
35LED_LINK/CFG1I/OマルチプレクスI/O・ペリフェラル端子 LED_LINK/CFG1 (General)
36PD_CTL3/GPIO3I/OマルチプレクスI/O・ペリフェラル端子 PD_CTL3/GPIO3 (General)
37PD_CIL2/GPIO2I/OマルチプレクスI/O・ペリフェラル端子 PD_CIL2/GPIO2 (General)
38SDA/SMBDAT/CTSI/OマルチプレクスI/O・ペリフェラル端子 SDA/SMBDAT/CTS (UART, I2C)
39SCL/SMBCLK/RTSI/OマルチプレクスI/O・ペリフェラル端子 SCL/SMBCLK/RTS (UART, I2C)
40VIO33I/OマルチプレクスI/O・ペリフェラル端子 VIO33 (General)
41PWREN1#I/OマルチプレクスI/O・ペリフェラル端子 PWREN1# (General)
42SCK/OVCUR4#I/OマルチプレクスI/O・ペリフェラル端子 SCK/OVCUR4# (SPI)
43SCS/OVCUR5#I/OマルチプレクスI/O・ペリフェラル端子 SCS/OVCUR5# (General)
44MOSI/OVCUR6#I/OマルチプレクスI/O・ペリフェラル端子 MOSI/OVCUR6# (SPI)
45MISO/OVCUR7#I/OマルチプレクスI/O・ペリフェラル端子 MISO/OVCUR7# (SPI)
46SDVCC_EN/CFG2Power電源供給入力 (SDVCC_EN/CFG2 — 3.3V / 5.0V Standard Logic)
47HUB_CCI/OマルチプレクスI/O・ペリフェラル端子 HUB_CC (General)
48SD_D3I/OマルチプレクスI/O・ペリフェラル端子 SD_D3 (General)
49SD_D2I/OマルチプレクスI/O・ペリフェラル端子 SD_D2 (General)
50SD_D1I/OマルチプレクスI/O・ペリフェラル端子 SD_D1 (General)
51SD_D0I/OマルチプレクスI/O・ペリフェラル端子 SD_D0 (General)
52SD_SCKI/OマルチプレクスI/O・ペリフェラル端子 SD_SCK (SPI)
53GNDGNDグラウンド基準端子 (GND)
54VSDIOI/OマルチプレクスI/O・ペリフェラル端子 VSDIO (General)
55SD_CMD/PSELFI/OマルチプレクスI/O・ペリフェラル端子 SD_CMD/PSELF (General)
56PWR_CC1I/OマルチプレクスI/O・ペリフェラル端子 PWR_CC1 (General)
57PWR_CC2I/OマルチプレクスI/O・ペリフェラル端子 PWR_CC2 (General)
58RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
59PD_CTL1/GPIO1I/OマルチプレクスI/O・ペリフェラル端子 PD_CTL1/GPIO1 (General)
60DVDDKPower電源供給入力 (DVDDK — 3.3V / 5.0V Standard Logic)
61GNDGNDグラウンド基準端子 (GND)
62SRST/PWREN2#I/OマルチプレクスI/O・ペリフェラル端子 SRST/PWREN2# (General)
63VIO33I/OマルチプレクスI/O・ペリフェラル端子 VIO33 (General)
64TRST/PWREN3#I/OマルチプレクスI/O・ペリフェラル端子 TRST/PWREN3# (General)
65TCK/PWREN4#I/OマルチプレクスI/O・ペリフェラル端子 TCK/PWREN4# (General)
66TMS/PWREN5#I/OマルチプレクスI/O・ペリフェラル端子 TMS/PWREN5# (General)
67TDO/PWREN6#I/OマルチプレクスI/O・ペリフェラル端子 TDO/PWREN6# (General)
68TDI/PWREN7#I/OマルチプレクスI/O・ペリフェラル端子 TDI/PWREN7# (General)
69EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 MDITP
I/O
マルチプレクスI/O・ペリフェラル端子 MDITP (General)
設計上の注意点: Signal terminal MDITP (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: MDITP. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 10 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH339W (WCH · QFN-68(8x8))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH339W (QFN-68(8x8)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH339W (QFN-68(8x8)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (69ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH339W (QFN-68(8x8)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH339W (QFN-68(8x8)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-68(8x8) · 8.00×8.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH339W (QFN-68(8x8)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (69 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH339W (QFN-68(8x8)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (10 点 · 1/1 ページ)
CH339 シリーズの切り抜きなし原本図面 10 点中 1–10 点目を表示
P4 · p04_fig01パッケージ完全一致
CH339W (QFN-68(8x8)) — 引脚号（同名引脚可参考） 引脚 名称 类型
引脚号（同名引脚可参考） 引脚 名称 类型
P1 · p01_fig011586×1344px
CH339W (QFN-68(8x8)) — 图1-1 系统框图
图1-1 系统框图
P3 · p03_fig011089×1269px
CH339W (QFN-68(8x8)) — 表1-1 功能对比 型号 功能 CH339W CH339F | TT 模式 MTT MTT USB 端口数 7 4 过流检测 独立或GANG GANG 模式 电源控制 独立或GANG GANG 模式 I/0 引脚配置 | 供电模式 √ × | 外部/内部EEPROM | 提供配置信息 √ √ | 定制配置信息 √ √ 上行口交换功能 √ × 隔离/延长功能 √ √ USB 网卡功能 √ √ USB 读卡器功能 √ √ USB 转JTAG 功能 √ × USB 转SPI 功能
表1-1 功能对比 型号 功能 CH339W CH339F | TT 模式 MTT MTT USB 端口数 7 4 过流检测 独立或GANG GANG 模式 电源控制 独立或GANG GANG 模式 I/0 引脚配置 | 供电模式 √ × | 外部/内部EEPROM | 提供配置信息 √ √ | 定制配置信息 √ √ 上行口交换功能 √ × 隔离/延长功能 √ √ USB 网卡功能 √ √ USB 读卡器功能 √ √ USB 转JTAG 功能 √ × USB 转SPI 功能
P9 · p09_fig011523×599px
CH339W (QFN-68(8x8)) — CH339F 提供两线I2C 接口与外部EEPROM 存储芯片通信，EEPROM 芯片地址为0，EEPROM 中存储有 自定义的厂商ID、产品ID、下行端口个数、下行端口的设备不可移除特性、USB 字符串描述符和功 能配置等信息。
CH339F 提供两线I2C 接口与外部EEPROM 存储芯片通信，EEPROM 芯片地址为0，EEPROM 中存储有 自定义的厂商ID、产品ID、下行端口个数、下行端口的设备不可移除特性、USB 字符串描述符和功 能配置等信息。
P14 · p14_fig011201×596px
CH339W (QFN-68(8x8)) — 图5-5 肖特基二极管双向隔离VBUS和外部供电的示意图
图5-5 肖特基二极管双向隔离VBUS和外部供电的示意图
P14 · p14_fig021231×659px
CH339W (QFN-68(8x8)) — 5.7 USB 转以太网功能
5.7 USB 转以太网功能
P14 · p14_fig02P14
CH339W (QFN-68(8x8)) — Datasheet Page 14 (p14_fig02)
Datasheet Page 14 (p14_fig02)
P19 · p19_fig011649×1085px
CH339W (QFN-68(8x8)) — 图8-1 HUB+USB 读卡器+USB 网卡应用参考电路图 C3 VSDIO OVCUR# 17 PWREN# 18 SD_D3 19 SD_D2 20 SD_D1 21 SD_D0 22 SD_SCK/CFG1 23 VSDIO 24
图8-1 HUB+USB 读卡器+USB 网卡应用参考电路图 C3 VSDIO OVCUR# 17 PWREN# 18 SD_D3 19 SD_D2 20 SD_D1 21 SD_D0 22 SD_SCK/CFG1 23 VSDIO 24
P19 · p19_fig021716×1479px
CH339W (QFN-68(8x8)) — UD+ 3
UD+ 3
P21 · p21_fig011713×2503px
CH339W (QFN-68(8x8)) — 图8-2 PD HUB+USB 读卡器+USB 网卡+USB 转多种接口应用参考电路图
图8-2 PD HUB+USB 读卡器+USB 网卡+USB 转多种接口应用参考电路图

電気仕様 & 部品詳細スペック (CH339W)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH339W (QFN-68(8x8)) は 68 ピンの標準電子部品・コネクタで、パッケージ外形は 8.00 × 8.00 × 0.90 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, SDIO, JTAG / SWD, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
8.00 × 8.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-68(8x8))
ピン数・リードピッチN / e
68 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, SDIO, JTAG / SWD, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル69 ピン自動バス分類
OK
IPC-7351B フットプリント69 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.50×5.50mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-68(8x8))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
8.00 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.80 mm
ピン数 / 総パッド数Topology
69P / 69Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-68(8x8)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH339W (QFN-68(8x8))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH339W (QFN-68(8x8)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH339W (QFN-68(8x8) パッケージ) は全 69 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (MDITP: マルチプレクスI/O・ペリフェラル端子 MDITP (General)), 2 (MDITN: マルチプレクスI/O・ペリフェラル端子 MDITN (General)), 3 (VDD33: 電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)), 4 (MDIRP: マルチプレクスI/O・ペリフェラル端子 MDIRP (General)), 5 (MDIRN: マルチプレクスI/O・ペリフェラル端子 MDIRN (General)), 6 (GND: グラウンド基準端子 (GND))。

CH339W の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH339W (QFN-68(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.40 mm、合計 69 パッドで構成されています（中央放熱パッド EPAD 5.50 × 5.50 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH339W の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH339W (WCH, QFN-68(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (69 ピン) & CH339 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1MDITPDigital_IO信号端子 MDITP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDITP。対応バス/インターフェース: General。
2MDITNDigital_IO信号端子 MDITN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDITN。対応バス/インターフェース: General。
3VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
4MDIRPDigital_IO信号端子 MDIRP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIRP。対応バス/インターフェース: General。
5MDIRNDigital_IO信号端子 MDIRN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIRN。対応バス/インターフェース: General。
6GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
7NCNo_ConnectNo Connect (Leave Floating)
8IO0Digital_IOGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9IO4Digital_IOGPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10DP7Digital_IO信号端子 DP7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DP7。対応バス/インターフェース: General。
11VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
12IO7Digital_IOGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
15XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
16XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
17AVDDKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDK、最大定格: 5.5V) です。
18IO19Digital_IOGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19IO20Digital_IOGPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20IO9Digital_IOGPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21IO10Digital_IOGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
23VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
24IO13Digital_IOGPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25IO14Digital_IOGPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26IO21Digital_IOGPIO21 / RTC_GPIO21
27IO47Digital_IOGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28IO33Digital_IOGPIO33 / FSPIHD / SUBSPIHD / SPIIO4
29IO29Digital_IOGeneral Purpose Digital I/O Pin IO29
30VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
31LED_ACT/CFG0Digital_IO信号端子 LED_ACT/CFG0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED_ACT/CFG0。対応バス/インターフェース: General。
32RXD/OVCUR3#Digital_IO信号端子 RXD/OVCUR3#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD/OVCUR3#。対応バス/インターフェース: UART。
33TXD/OVCUR2#Digital_IO信号端子 TXD/OVCUR2#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD/OVCUR2#。対応バス/インターフェース: UART。
34OVCUR1#Digital_IO信号端子 OVCUR1#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OVCUR1#。対応バス/インターフェース: General。
35LED_LINK/CFG1Digital_IO信号端子 LED_LINK/CFG1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED_LINK/CFG1。対応バス/インターフェース: General。
36PD_CTL3/GPIO3Digital_IO信号端子 PD_CTL3/GPIO3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD_CTL3/GPIO3。対応バス/インターフェース: General。
37PD_CIL2/GPIO2Digital_IO信号端子 PD_CIL2/GPIO2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD_CIL2/GPIO2。対応バス/インターフェース: General。
38SDA/SMBDAT/CTSDigital_IO信号端子 SDA/SMBDAT/CTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA/SMBDAT/CTS。対応バス/インターフェース: UART, I2C。
39SCL/SMBCLK/RTSDigital_IO信号端子 SCL/SMBCLK/RTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL/SMBCLK/RTS。対応バス/インターフェース: UART, I2C。
40VIO33Digital_IO信号端子 VIO33（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VIO33。対応バス/インターフェース: General。
41PWREN1#Digital_IO信号端子 PWREN1#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWREN1#。対応バス/インターフェース: General。
42SCK/OVCUR4#Digital_IO信号端子 SCK/OVCUR4#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCK/OVCUR4#。対応バス/インターフェース: SPI。
43SCS/OVCUR5#Digital_IO信号端子 SCS/OVCUR5#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCS/OVCUR5#。対応バス/インターフェース: General。
44MOSI/OVCUR6#Digital_IO信号端子 MOSI/OVCUR6#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MOSI/OVCUR6#。対応バス/インターフェース: SPI。
45MISO/OVCUR7#Digital_IO信号端子 MISO/OVCUR7#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MISO/OVCUR7#。対応バス/インターフェース: SPI。
46SDVCC_EN/CFG2Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (SDVCC_EN/CFG2、最大定格: 5.5V) です。
47HUB_CCDigital_IO信号端子 HUB_CC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HUB_CC。対応バス/インターフェース: General。
48SD_D3Digital_IO信号端子 SD_D3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_D3。対応バス/インターフェース: General。
49SD_D2Digital_IO信号端子 SD_D2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_D2。対応バス/インターフェース: General。
50SD_D1Digital_IO信号端子 SD_D1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_D1。対応バス/インターフェース: General。
51SD_D0Digital_IO信号端子 SD_D0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_D0。対応バス/インターフェース: General。
52SD_SCKDigital_IO信号端子 SD_SCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_SCK。対応バス/インターフェース: SPI。
53GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
54VSDIODigital_IO信号端子 VSDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VSDIO。対応バス/インターフェース: General。
55SD_CMD/PSELFDigital_IO信号端子 SD_CMD/PSELF（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_CMD/PSELF。対応バス/インターフェース: General。
56PWR_CC1Digital_IO信号端子 PWR_CC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWR_CC1。対応バス/インターフェース: General。
57PWR_CC2Digital_IO信号端子 PWR_CC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWR_CC2。対応バス/インターフェース: General。
58RESET#Digital_IOローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。
59PD_CTL1/GPIO1Digital_IO信号端子 PD_CTL1/GPIO1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD_CTL1/GPIO1。対応バス/インターフェース: General。
60DVDDKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDK、最大定格: 5.5V) です。
61GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
62SRST/PWREN2#Digital_IO信号端子 SRST/PWREN2#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SRST/PWREN2#。対応バス/インターフェース: General。
63VIO33Digital_IO信号端子 VIO33（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VIO33。対応バス/インターフェース: General。
64TRST/PWREN3#Digital_IO信号端子 TRST/PWREN3#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TRST/PWREN3#。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード