QSOP-16-150mil · 16P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (37/37)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | LED1 PSELF | I/O | Multiplex-I/O- & Peripherie-Pin LED1 PSELF (General) |
| 2 | PWREN2# PWREN2 | I/O | Multiplex-I/O- & Peripherie-Pin PWREN2# PWREN2 (General) |
| 3 | LED2 PGANG | I/O | Multiplex-I/O- & Peripherie-Pin LED2 PGANG (General) |
| 4 | PWREN# PWREN1# PWREN1 | I/O | Multiplex-I/O- & Peripherie-Pin PWREN# PWREN1# PWREN1 (General) |
| 5 | SUSP PWREN4# PWREN4 | I/O | Multiplex-I/O- & Peripherie-Pin SUSP PWREN4# PWREN4 (General) |
| 6 | DM1 | I/O | Multiplex-I/O- & Peripherie-Pin DM1 (General) |
| 7 | DP1 | I/O | Multiplex-I/O- & Peripherie-Pin DP1 (General) |
| 8 | DM2 | I/O | Multiplex-I/O- & Peripherie-Pin DM2 (General) |
| 9 | DP2 | I/O | Multiplex-I/O- & Peripherie-Pin DP2 (General) |
| 10 | PWREN3# PWREN3 | I/O | Multiplex-I/O- & Peripherie-Pin PWREN3# PWREN3 (General) |
| 11 | XI | I/O | Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK) |
| 12 | XO | I/O | Multiplex-I/O- & Peripherie-Pin XO (RTC/CLK) |
| 13 | DM3 | I/O | Multiplex-I/O- & Peripherie-Pin DM3 (General) |
| 14 | DP3 | I/O | Multiplex-I/O- & Peripherie-Pin DP3 (General) |
| 15 | DM4 | I/O | Multiplex-I/O- & Peripherie-Pin DM4 (General) |
| 16 | DP4 | I/O | Multiplex-I/O- & Peripherie-Pin DP4 (General) |
| 17 | RESET# CDP | I | Systemfreigabe & Hardware-Reset (RESET# CDP) |
| 18 | OVCUR4# | I/O | Multiplex-I/O- & Peripherie-Pin OVCUR4# (General) |
| 19 | OVCUR3# | I/O | Multiplex-I/O- & Peripherie-Pin OVCUR3# (General) |
| 20 | DMU | I/O | Multiplex-I/O- & Peripherie-Pin DMU (General) |
| 21 | DPU | I/O | Multiplex-I/O- & Peripherie-Pin DPU (General) |
| 22 | LED3 SCL | I/O | Multiplex-I/O- & Peripherie-Pin LED3 SCL (I2C) |
| 23 | OVCUR2# | I/O | Multiplex-I/O- & Peripherie-Pin OVCUR2# (General) |
| 24 | LED3/SCL | I/O | Multiplex-I/O- & Peripherie-Pin LED3/SCL (I2C) |
| 25 | LED4 SDA | I/O | Multiplex-I/O- & Peripherie-Pin LED4 SDA (I2C) |
| 26 | V5 | I/O | Multiplex-I/O- & Peripherie-Pin V5 (General) |
| 27 | GND | GND | Masseanschluss (GND) |
| 28 | VDD33 | Power | Versorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic) |
| 29 | VDD33 | Power | Versorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic) |
| 30 | DMU | I/O | Multiplex-I/O- & Peripherie-Pin DMU (General) |
| 31 | DPU | I/O | Multiplex-I/O- & Peripherie-Pin DPU (General) |
| 32 | XO | I/O | Multiplex-I/O- & Peripherie-Pin XO (RTC/CLK) |
| 33 | XI | I/O | Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK) |
| 34 | NC. | I/O | Multiplex-I/O- & Peripherie-Pin NC. (General) |
| 35 | GND | GND | Masseanschluss (GND) |
| 36 | NC. | I/O | Multiplex-I/O- & Peripherie-Pin NC. (General) |
| 37 | GND | GND | Masseanschluss (GND) |
PIN 1 LED1 PSELF
I/OMultiplex-I/O- & Peripherie-Pin LED1 PSELF (General)
Designhinweis: Signal terminal LED1 PSELF (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: LED1 PSELF. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 13 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (37 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
QFN-36(6x6) · 6.00×6.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (37 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (13 Abb. · Seite 1/2)
Zeige 1–12 von 13 unbeschnittenen Originalzeichnungen für CH334 / CH335
P1 · p01_fig01308×165px
P2 · p02_fig011818×2376px
P2 · p02_fig01P2
P8 · p08_fig011746×1773px
P8 · p08_fig01P8
P11 · p11_fig011747×519px
P12 · p12_fig011746×1307px
P12 · p12_fig021746×937px
P14 · p14_fig011762×946px
P14 · p14_fig021746×960px
P14 · p14_fig031169×956px
P26 · p26_fig011762×2211px
Seite 1 / 2 (13 extrahierte Abbildungen)
Elektrische Spezifikationen & Bauteildetails (CH334Q)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH334Q (QFN-36(6x6)) ist ein 36-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 6.00 × 6.00 × 0.90 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, I2C, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
6.00 × 6.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-36(6x6))
Pinanzahl & RastermaßN / e
36 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, I2C, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol37 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint37 Pads · Raster 0.50mm
IPC-7525 60% LotpastenfensterEPAD 3.90×3.90mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH334 / CH335 (7)
QFN-16(3x3) · 17P
QFN-24(4x4) · 25P
SSOP-28-209mil · 28P
QFN-28(4x4) · 29P
QFN-28-EP(5x5) · 29P
QFN-36(6x6) · 37P
Mechanische Abmessungen & Land Pattern (QFN-36(6x6))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
6.00 × 6.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
37P / 37Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-36(6x6) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH334Q (QFN-36(6x6))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH334Q (QFN-36(6x6))?
Das Bauteil CH334Q von WCH im QFN-36(6x6)-Gehäuse besitzt 37 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (LED1 PSELF: Multiplex-I/O- & Peripherie-Pin LED1 PSELF (General)), 2 (PWREN2# PWREN2: Multiplex-I/O- & Peripherie-Pin PWREN2# PWREN2 (General)), 3 (LED2 PGANG: Multiplex-I/O- & Peripherie-Pin LED2 PGANG (General)), 4 (PWREN# PWREN1# PWREN1: Multiplex-I/O- & Peripherie-Pin PWREN# PWREN1# PWREN1 (General)), 5 (SUSP PWREN4# PWREN4: Multiplex-I/O- & Peripherie-Pin SUSP PWREN4# PWREN4 (General)), 6 (DM1: Multiplex-I/O- & Peripherie-Pin DM1 (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH334Q?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH334Q (QFN-36(6x6)) 6.00 × 6.00 mm bei einem Pitch e = 0.50 mm und 37 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.90 × 3.90 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH334Q heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH334Q (WCH, QFN-36(6x6)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (37 Pins) & CH334 / CH335 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | LED1 PSELF | Digital_IO | Signalanschluss LED1 PSELF (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED1 PSELF. Unterstützte Bus-Schnittstellen: General. |
| 2 | PWREN2# PWREN2 | Digital_IO | Signalanschluss PWREN2# PWREN2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWREN2# PWREN2. Unterstützte Bus-Schnittstellen: General. |
| 3 | LED2 PGANG | Digital_IO | Signalanschluss LED2 PGANG (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED2 PGANG. Unterstützte Bus-Schnittstellen: General. |
| 4 | PWREN# PWREN1# PWREN1 | Digital_IO | Signalanschluss PWREN# PWREN1# PWREN1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWREN# PWREN1# PWREN1. Unterstützte Bus-Schnittstellen: General. |
| 5 | SUSP PWREN4# PWREN4 | Digital_IO | Signalanschluss SUSP PWREN4# PWREN4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SUSP PWREN4# PWREN4. Unterstützte Bus-Schnittstellen: General. |
| 6 | DM1 | Digital_IO | Signalanschluss DM1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DM1. Unterstützte Bus-Schnittstellen: General. |
| 7 | DP1 | Digital_IO | Signalanschluss DP1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DP1. Unterstützte Bus-Schnittstellen: General. |
| 8 | DM2 | Digital_IO | Signalanschluss DM2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DM2. Unterstützte Bus-Schnittstellen: General. |
| 9 | DP2 | Digital_IO | Signalanschluss DP2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DP2. Unterstützte Bus-Schnittstellen: General. |
| 10 | PWREN3# PWREN3 | Digital_IO | Signalanschluss PWREN3# PWREN3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWREN3# PWREN3. Unterstützte Bus-Schnittstellen: General. |
| 11 | XI | Digital_IO | Signalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 12 | XO | Digital_IO | Signalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 13 | DM3 | Digital_IO | Signalanschluss DM3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DM3. Unterstützte Bus-Schnittstellen: General. |
| 14 | DP3 | Digital_IO | Signalanschluss DP3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DP3. Unterstützte Bus-Schnittstellen: General. |
| 15 | DM4 | Digital_IO | Signalanschluss DM4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DM4. Unterstützte Bus-Schnittstellen: General. |
| 16 | DP4 | Digital_IO | Signalanschluss DP4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DP4. Unterstützte Bus-Schnittstellen: General. |
| 17 | RESET# CDP | Digital_IO | Aktiv-niedriger Hardware-Reset-Anschluss (RESET# CDP): Low-Pegel setzt Prozessorkern und Peripherie zurück. |
| 18 | OVCUR4# | Digital_IO | Signalanschluss OVCUR4# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OVCUR4#. Unterstützte Bus-Schnittstellen: General. |
| 19 | OVCUR3# | Digital_IO | Signalanschluss OVCUR3# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OVCUR3#. Unterstützte Bus-Schnittstellen: General. |
| 20 | DMU | Digital_IO | Signalanschluss DMU (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DMU. Unterstützte Bus-Schnittstellen: General. |
| 21 | DPU | Digital_IO | Signalanschluss DPU (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DPU. Unterstützte Bus-Schnittstellen: General. |
| 22 | LED3 SCL | Digital_IO | Signalanschluss LED3 SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED3 SCL. Unterstützte Bus-Schnittstellen: I2C. |
| 23 | OVCUR2# | Digital_IO | Signalanschluss OVCUR2# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OVCUR2#. Unterstützte Bus-Schnittstellen: General. |
| 24 | LED3/SCL | Digital_IO | Signalanschluss LED3/SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED3/SCL. Unterstützte Bus-Schnittstellen: I2C. |
| 25 | LED4 SDA | Digital_IO | Signalanschluss LED4 SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED4 SDA. Unterstützte Bus-Schnittstellen: I2C. |
| 26 | V5 | Digital_IO | Signalanschluss V5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: V5. Unterstützte Bus-Schnittstellen: General. |
| 27 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 28 | VDD33 | Power_In | Positiver Versorgungseingang (VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 29 | VDD33 | Power_In | Positiver Versorgungseingang (VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 30 | DMU | Digital_IO | Signalanschluss DMU (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DMU. Unterstützte Bus-Schnittstellen: General. |
| 31 | DPU | Digital_IO | Signalanschluss DPU (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DPU. Unterstützte Bus-Schnittstellen: General. |
| 32 | XO | Digital_IO | Signalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 33 | XI | Digital_IO | Signalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 34 | NC. | Digital_IO | Signalanschluss NC. (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC.. Unterstützte Bus-Schnittstellen: General. |
| 35 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 36 | NC. | Digital_IO | Signalanschluss NC. (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC.. Unterstützte Bus-Schnittstellen: General. |
| 37 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |