CH32V208RBT6 (LQFP-64M(10x10)) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

ピン	記号	種別	機能説明 (JA)
1	VBAT	Power	電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
2	PC13/TAMPER-RTC	I/O	マルチプレクスI/O・ペリフェラル端子 PC13/TAMPER-RTC (RTC/CLK)
3	PC14/OSC32IN	I/O	マルチプレクスI/O・ペリフェラル端子 PC14/OSC32IN (RTC/CLK)
4	PC15/OSC32OUT	I/O	マルチプレクスI/O・ペリフェラル端子 PC15/OSC32OUT (RTC/CLK)
5	VSSA	GND	グラウンド基準端子 (VSSA)
6	OSC_IN	I/O	マルチプレクスI/O・ペリフェラル端子 OSC_IN (RTC/CLK)
7	OSC_OUT	I/O	マルチプレクスI/O・ペリフェラル端子 OSC_OUT (RTC/CLK)
8	NRST	I	システムイネーブル・ハードウェアリセット (NRST)
9	PC0/ADC10	I/O	マルチプレクスI/O・ペリフェラル端子 PC0/ADC10 (ADC)
10	PC1/ADC11	I/O	マルチプレクスI/O・ペリフェラル端子 PC1/ADC11 (ADC)
11	PC2/ADC12	I/O	マルチプレクスI/O・ペリフェラル端子 PC2/ADC12 (ADC)
12	PC3/ADC13	I/O	マルチプレクスI/O・ペリフェラル端子 PC3/ADC13 (ADC)
13	VDDA	Power	電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
14	PA0/WKUP/ADC0	I/O	マルチプレクスI/O・ペリフェラル端子 PA0/WKUP/ADC0 (ADC)
15	PA1/ADC1	I/O	マルチプレクスI/O・ペリフェラル端子 PA1/ADC1 (ADC)
16	PA2/ADC2	I/O	マルチプレクスI/O・ペリフェラル端子 PA2/ADC2 (ADC)
17	PA3/ADC3	I/O	マルチプレクスI/O・ペリフェラル端子 PA3/ADC3 (ADC)
18	VSS_4	GND	グラウンド基準端子 (VSS_4)
19	VDD_VIO_4	Power	電源供給入力 (VDD_VIO_4 — 3.3V / 5.0V Standard Logic)
20	PA4/ADC4	I/O	マルチプレクスI/O・ペリフェラル端子 PA4/ADC4 (ADC)
21	PA5/ADC5	I/O	マルチプレクスI/O・ペリフェラル端子 PA5/ADC5 (ADC)
22	PA6/ADC6	I/O	マルチプレクスI/O・ペリフェラル端子 PA6/ADC6 (ADC)
23	PA7/ADC7	I/O	マルチプレクスI/O・ペリフェラル端子 PA7/ADC7 (ADC)
24	PC4/ADC14	I/O	マルチプレクスI/O・ペリフェラル端子 PC4/ADC14 (ADC)
25	PC5/ADC15	I/O	マルチプレクスI/O・ペリフェラル端子 PC5/ADC15 (ADC)
26	PB0/ADC8	I/O	マルチプレクスI/O・ペリフェラル端子 PB0/ADC8 (ADC)
27	PB1/ADC9	I/O	マルチプレクスI/O・ペリフェラル端子 PB1/ADC9 (ADC)
28	PB2/BOOT1	I/O	マルチプレクスI/O・ペリフェラル端子 PB2/BOOT1 (General)
29	PB10	I/O	マルチプレクスI/O・ペリフェラル端子 PB10 (General)
30	PB11	I/O	マルチプレクスI/O・ペリフェラル端子 PB11 (General)
31	VSS_1	GND	グラウンド基準端子 (VSS_1)
32	VDD_VIO_1	Power	電源供給入力 (VDD_VIO_1 — 3.3V / 5.0V Standard Logic)
33	PB12	I/O	マルチプレクスI/O・ペリフェラル端子 PB12 (General)
34	PB13	I/O	マルチプレクスI/O・ペリフェラル端子 PB13 (General)
35	PB14	I/O	マルチプレクスI/O・ペリフェラル端子 PB14 (General)
36	PB15	I/O	マルチプレクスI/O・ペリフェラル端子 PB15 (General)
37	PC6/RXP	I/O	マルチプレクスI/O・ペリフェラル端子 PC6/RXP (General)
38	PC7/RXN	I/O	マルチプレクスI/O・ペリフェラル端子 PC7/RXN (General)
39	PC8/TXP	I/O	マルチプレクスI/O・ペリフェラル端子 PC8/TXP (General)
40	PC9/TXN	I/O	マルチプレクスI/O・ペリフェラル端子 PC9/TXN (General)
41	PA8	I/O	マルチプレクスI/O・ペリフェラル端子 PA8 (General)
42	PA9	I/O	マルチプレクスI/O・ペリフェラル端子 PA9 (General)
43	PA10	I/O	マルチプレクスI/O・ペリフェラル端子 PA10 (General)
44	PA11/USB1DM	I/O	マルチプレクスI/O・ペリフェラル端子 PA11/USB1DM (USB)
45	PA12/USB1DP	I/O	マルチプレクスI/O・ペリフェラル端子 PA12/USB1DP (USB)
46	PA13/SWDIO	I/O	マルチプレクスI/O・ペリフェラル端子 PA13/SWDIO (SWD/JTAG)
47	VINTA	Power	電源供給入力 (VINTA — 3.3V / 5.0V Standard Logic)
48	ANT	I/O	マルチプレクスI/O・ペリフェラル端子 ANT (General)
49	PA14/SWCLK	I/O	マルチプレクスI/O・ペリフェラル端子 PA14/SWCLK (SWD/JTAG)
50	PA15	I/O	マルチプレクスI/O・ペリフェラル端子 PA15 (General)
51	PC10	I/O	マルチプレクスI/O・ペリフェラル端子 PC10 (General)
52	PC11	I/O	マルチプレクスI/O・ペリフェラル端子 PC11 (General)
53	PC12	I/O	マルチプレクスI/O・ペリフェラル端子 PC12 (General)
54	PD2	I/O	マルチプレクスI/O・ペリフェラル端子 PD2 (General)
55	PB3	I/O	マルチプレクスI/O・ペリフェラル端子 PB3 (General)
56	PB4	I/O	マルチプレクスI/O・ペリフェラル端子 PB4 (General)
57	PB5	I/O	マルチプレクスI/O・ペリフェラル端子 PB5 (General)
58	PB6/USB2DM	I/O	マルチプレクスI/O・ペリフェラル端子 PB6/USB2DM (USB)
59	PB7/USB2DP	I/O	マルチプレクスI/O・ペリフェラル端子 PB7/USB2DP (USB)
60	BOOT0	I	入力専用端子 BOOT0 (General)
61	PB8	I/O	マルチプレクスI/O・ペリフェラル端子 PB8 (General)
62	PB9	I/O	マルチプレクスI/O・ペリフェラル端子 PB9 (General)
63	VSS_3	GND	グラウンド基準端子 (VSS_3)
64	VDD_VIO_3	Power	電源供給入力 (VDD_VIO_3 — 3.3V / 5.0V Standard Logic)

機械寸法 & ランドパターン (LQFP-64M(10x10))

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

10.00 × 10.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=1.40mm · e=0.50mm

パッド寸法 (W × L)Level B

0.30 × 1.25 mm

ピン数 / 総パッド数Topology

64P / 64Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	応用回路に準拠 LQFP-64M(10x10)	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH32V208RBT6 (LQFP-64M(10x10))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

CH32V208RBT6 (LQFP-64M(10x10)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH32V208RBT6 (LQFP-64M(10x10) パッケージ) は全 64 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)), 2 (PC13/TAMPER-RTC: マルチプレクスI/O・ペリフェラル端子 PC13/TAMPER-RTC (RTC/CLK)), 3 (PC14/OSC32IN: マルチプレクスI/O・ペリフェラル端子 PC14/OSC32IN (RTC/CLK)), 4 (PC15/OSC32OUT: マルチプレクスI/O・ペリフェラル端子 PC15/OSC32OUT (RTC/CLK)), 5 (VSSA: グラウンド基準端子 (VSSA)), 6 (OSC_IN: マルチプレクスI/O・ペリフェラル端子 OSC_IN (RTC/CLK))。

CH32V208RBT6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH32V208RBT6 (LQFP-64M(10x10)) の本体外形は 10.00 × 10.00 mm、ピッチ e = 0.50 mm、合計 64 パッドで構成されています。

CH32V208RBT6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH32V208RBT6 (WCH, LQFP-64M(10x10)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & CH32V208 / CH32V305 / CH32V307 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	VBAT	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 5.5V) です。
2	PC13/TAMPER-RTC	Digital_IO	信号端子 PC13/TAMPER-RTC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC13/TAMPER-RTC。対応バス/インターフェース: RTC/CLK。
3	PC14/OSC32IN	Digital_IO	信号端子 PC14/OSC32IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC14/OSC32IN。対応バス/インターフェース: RTC/CLK。
4	PC15/OSC32OUT	Digital_IO	信号端子 PC15/OSC32OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC15/OSC32OUT。対応バス/インターフェース: RTC/CLK。
5	VSSA	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
6	OSC_IN	Digital_IO	信号端子 OSC_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OSC_IN。対応バス/インターフェース: RTC/CLK。
7	OSC_OUT	Digital_IO	信号端子 OSC_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OSC_OUT。対応バス/インターフェース: RTC/CLK。
8	NRST	Digital_IO	ローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
9	PC0/ADC10	Analog	信号端子 PC0/ADC10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC0/ADC10。対応バス/インターフェース: ADC。
10	PC1/ADC11	Analog	信号端子 PC1/ADC11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC1/ADC11。対応バス/インターフェース: ADC。
11	PC2/ADC12	Analog	信号端子 PC2/ADC12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2/ADC12。対応バス/インターフェース: ADC。
12	PC3/ADC13	Analog	信号端子 PC3/ADC13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC3/ADC13。対応バス/インターフェース: ADC。
13	VDDA	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。
14	PA0/WKUP/ADC0	Analog	信号端子 PA0/WKUP/ADC0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0/WKUP/ADC0。対応バス/インターフェース: ADC。
15	PA1/ADC1	Analog	信号端子 PA1/ADC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1/ADC1。対応バス/インターフェース: ADC。
16	PA2/ADC2	Analog	信号端子 PA2/ADC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2/ADC2。対応バス/インターフェース: ADC。
17	PA3/ADC3	Analog	信号端子 PA3/ADC3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3/ADC3。対応バス/インターフェース: ADC。
18	VSS_4	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_4) です。
19	VDD_VIO_4	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_VIO_4、最大定格: 5.5V) です。
20	PA4/ADC4	Analog	信号端子 PA4/ADC4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4/ADC4。対応バス/インターフェース: ADC。
21	PA5/ADC5	Analog	信号端子 PA5/ADC5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5/ADC5。対応バス/インターフェース: ADC。
22	PA6/ADC6	Analog	信号端子 PA6/ADC6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6/ADC6。対応バス/インターフェース: ADC。
23	PA7/ADC7	Analog	信号端子 PA7/ADC7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7/ADC7。対応バス/インターフェース: ADC。
24	PC4/ADC14	Analog	信号端子 PC4/ADC14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC4/ADC14。対応バス/インターフェース: ADC。
25	PC5/ADC15	Analog	信号端子 PC5/ADC15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5/ADC15。対応バス/インターフェース: ADC。
26	PB0/ADC8	Analog	信号端子 PB0/ADC8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0/ADC8。対応バス/インターフェース: ADC。
27	PB1/ADC9	Analog	信号端子 PB1/ADC9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1/ADC9。対応バス/インターフェース: ADC。
28	PB2/BOOT1	Digital_IO	信号端子 PB2/BOOT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2/BOOT1。対応バス/インターフェース: General。
29	PB10	Digital_IO	信号端子 PB10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
30	PB11	Digital_IO	信号端子 PB11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
31	VSS_1	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_1) です。
32	VDD_VIO_1	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_VIO_1、最大定格: 5.5V) です。
33	PB12	Digital_IO	信号端子 PB12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
34	PB13	Digital_IO	信号端子 PB13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
35	PB14	Digital_IO	信号端子 PB14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
36	PB15	Digital_IO	信号端子 PB15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。
37	PC6/RXP	Digital_IO	信号端子 PC6/RXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC6/RXP。対応バス/インターフェース: General。
38	PC7/RXN	Digital_IO	信号端子 PC7/RXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC7/RXN。対応バス/インターフェース: General。
39	PC8/TXP	Digital_IO	信号端子 PC8/TXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC8/TXP。対応バス/インターフェース: General。
40	PC9/TXN	Digital_IO	信号端子 PC9/TXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC9/TXN。対応バス/インターフェース: General。
41	PA8	Digital_IO	信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
42	PA9	Digital_IO	信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
43	PA10	Digital_IO	信号端子 PA10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
44	PA11/USB1DM	Digital_IO	信号端子 PA11/USB1DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11/USB1DM。対応バス/インターフェース: USB。
45	PA12/USB1DP	Digital_IO	信号端子 PA12/USB1DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12/USB1DP。対応バス/インターフェース: USB。
46	PA13/SWDIO	Digital_IO	信号端子 PA13/SWDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13/SWDIO。対応バス/インターフェース: SWD/JTAG。
47	VINTA	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VINTA、最大定格: 5.5V) です。
48	ANT	RF_50Ohm	信号端子 ANT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ANT。対応バス/インターフェース: General。
49	PA14/SWCLK	Digital_IO	信号端子 PA14/SWCLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14/SWCLK。対応バス/インターフェース: SWD/JTAG。
50	PA15	Digital_IO	信号端子 PA15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
51	PC10	Digital_IO	信号端子 PC10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC10。対応バス/インターフェース: General。
52	PC11	Digital_IO	信号端子 PC11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC11。対応バス/インターフェース: General。
53	PC12	Digital_IO	信号端子 PC12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC12。対応バス/インターフェース: General。
54	PD2	Digital_IO	信号端子 PD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
55	PB3	Digital_IO	信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
56	PB4	Digital_IO	信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
57	PB5	Digital_IO	信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
58	PB6/USB2DM	Digital_IO	信号端子 PB6/USB2DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6/USB2DM。対応バス/インターフェース: USB。
59	PB7/USB2DP	Digital_IO	信号端子 PB7/USB2DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7/USB2DP。対応バス/インターフェース: USB。
60	BOOT0	Digital_IO	信号端子 BOOT0（方向: I、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
61	PB8	Digital_IO	信号端子 PB8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
62	PB9	Digital_IO	信号端子 PB9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
63	VSS_3	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_3) です。
64	VDD_VIO_3	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_VIO_3、最大定格: 5.5V) です。

4D Studio: CH32V208RBT6 Permalink: /part/C5448615 WCH LQFP-64M(10x10)すべてのパッケージすべてのメーカー

CH32V208RBT6

同期ピン配置 (Symbol / 2D / 3D) (64/64)

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 13 抽出図面)

電気仕様 & 部品詳細スペック (CH32V208RBT6)

5点工業規格検証

実機検証 & コミュニティ技術レビュー