Kích thước Cơ khí & Land Pattern (QFN-20)
Trích xuất từ Datasheet & chuẩn hóa IPC-7351BThân vỏ (D × E)Nominal
3.00 × 3.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.85mm · e=0.40mm
Kích thước Pad (W × L)Level B
0.20 × 0.67 mm
Số chân / Tổng số PadTopology
21P / 21Pad (QUAD_ROW)
BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)
Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1| Ký hiệu / Mã thay thế | Giá trị / Kiểu vỏ | Vai trò & Quy tắc Bố trí PCB (Layout Rule) |
|---|---|---|
| N/A BOM | Theo mạch ứng dụng QFN-20 | Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221. |
Câu hỏi Kỹ thuật Thường gặp (FAQ) — CH32V006F8U7 (QFN-20)
Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CADSơ đồ chân (Pinout) và thông số điện áp của CH32V006F8U7 (QFN-20) như thế nào?
Linh kiện CH32V006F8U7 do WCH sản xuất đóng gói kiểu QFN-20 gồm 21 chân với bước chân (pitch) 0.40 mm. Các chân tiêu biểu gồm: 1 (IO1: Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)), 2 (PA1: Chân Đa năng Vào/Ra & Ngoại vi PA1 (ADC)), 3 (PA2: Chân Đa năng Vào/Ra & Ngoại vi PA2 (ADC)), 4 (VSS: Chân Mass Tham chiếu (VSS)), 5 (PD0: Chân Đa năng Vào/Ra & Ngoại vi PD0 (General)), 6 (VDD: Chân cấp nguồn dương (VDD — 3.3V / 5.0V Standard Logic)).
Kích thước Footprint chuẩn IPC-7351B của CH32V006F8U7 là bao nhiêu?
Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CH32V006F8U7 (QFN-20) có kích thước danh định 3.00 × 3.00 mm, bước chân e = 0.40 mm, tổng số 21 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 1.90 × 1.90 mm chia lưới kem hàn 60% theo IPC-7525.
Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CH32V006F8U7 ở đâu?
Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CH32V006F8U7 (WCH, QFN-20) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).
Phụ lục Tra cứu Tĩnh: Bảng Pinout (21 chân) & Liên kết Biến thể Họ CH32V006Mở rộng bảng tĩnh
| Số Chân (Pin #) | Tên Tín hiệu (Signal Name) | Loại Điện học (Type) | Mô tả Chức năng & Lưu ý Thiết kế Mạch |
|---|---|---|---|
| 1 | IO1 | Digital_IO | Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O) |
| 2 | PA1 | Digital_IO | Chân tín hiệu PA1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA1. Giao thức hỗ trợ: ADC. |
| 3 | PA2 | Digital_IO | Chân tín hiệu PA2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA2. Giao thức hỗ trợ: ADC. |
| 4 | VSS | GND | Chân nối đất (VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC. |
| 5 | PD0 | Digital_IO | Chân tín hiệu PD0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PD0. Giao thức hỗ trợ: General. |
| 6 | VDD | Power_In | Chân cấp nguồn dương (VDD) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 7 | PC0 | Digital_IO | Chân tín hiệu PC0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PC0. Giao thức hỗ trợ: PWM. |
| 8 | PC1 | Digital_IO | Chân tín hiệu PC1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): I2C_SDA, SPI_NSS_. Giao thức hỗ trợ: SPI, I2C. |
| 9 | PC2 | Digital_IO | Chân tín hiệu PC2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): I2C_SCL. Giao thức hỗ trợ: UART, I2C. |
| 10 | PC3 | Digital_IO | Chân tín hiệu PC3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PC3. Giao thức hỗ trợ: PWM. |
| 11 | PC4 | Digital_IO | Chân tín hiệu PC4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PC4. Giao thức hỗ trợ: ADC, RTC/CLK. |
| 12 | PC5 | Digital_IO | Chân tín hiệu PC5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_SCK. Giao thức hỗ trợ: SPI. |
| 13 | PC6 | Digital_IO | Chân tín hiệu PC6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_MOSI. Giao thức hỗ trợ: SPI. |
| 14 | PC7 | Digital_IO | Chân tín hiệu PC7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_MISO. Giao thức hỗ trợ: SPI. |
| 15 | PD1 | Digital_IO | Chân tín hiệu PD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PD1. Giao thức hỗ trợ: ADC, SWD/JTAG. |
| 16 | PD2/T1/T2/U2TX_/A3 | Digital_IO | Chân tín hiệu PD2/T1/T2/U2TX_/A3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PD2/T1/T2/U2TX_/A3. Giao thức hỗ trợ: General. |
| 17 | IO8 | Digital_IO | Chân Đa năng GPIO8 / RTC_GPIO8 / TOUCH8 / ADC1_CH7 / SUBSPICS1 |
| 18 | PD4/T1/T2/SCK_/OPO0/A7 | Digital_IO | Chân tín hiệu PD4/T1/T2/SCK_/OPO0/A7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI. Giao thức hỗ trợ: SPI. |
| 19 | PD5/T2/TX/RX_/MISO_/A5 | Digital_IO | Chân tín hiệu PD5/T2/TX/RX_/MISO_/A5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI. Giao thức hỗ trợ: SPI. |
| 20 | PD6/T2/RX/TX_/MOSI_/A6 | Digital_IO | Chân tín hiệu PD6/T2/RX/TX_/MOSI_/A6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI. Giao thức hỗ trợ: SPI. |
| 21 | VSS | GND | Chân nối đất (VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC. |