ChipDocs.org
⌘K
2284 部品PDFアップロード
CH319M (QFN-48(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH319M

WCHID: C52722440QFN-48(5x5) · 49 ピン · Pitch 0.35mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH319M (QFN-48(5x5))1P2_HSxx_2P2_HSxx_3P2_SS_TXA4P2_SS_TXB5P2_SS_RXA6P2_SSxxx_7VDD128VDD339VDD510VSW11CFG12IO213IO114IO1615MODE/LED_P416IO3_LEDP317LED_LINK BC 18RESET#19XO20XI21UP_P1HSxx__22IO1123UP_P1_SS_TXB24UP_P1_SS_TXA25P1_VDD1249GND48P3_HSxx_47P3_HSxx_46P3_SSxxx_45IO4544IO4443P3_SS_TXA42P3_SS_TXB41IO4140P4_HSxx_39P4_SSxxx_38P4_SSxxx_37P4_VDD1236P4_SS_TXA35P4_SS_TXB34IO3433PX_SSxxx_32PX_VDD1231PX_SS_TXA30PX_SS_TXB29PX_HSxx_28PX_HSxx_27IO4726UP_P1SSxxx__Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
12345678910252627282930313233342423222120191817161514131211484746454443424140393837363549E=5.00mm · Pitch e=0.35mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.35mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1P2_HSxx_I/OマルチプレクスI/O・ペリフェラル端子 P2_HSxx_ (General)
2P2_HSxx_I/OマルチプレクスI/O・ペリフェラル端子 P2_HSxx_ (General)
3P2_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_TXA (General)
4P2_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_TXB (General)
5P2_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_RXA (General)
6P2_SSxxx_I/OマルチプレクスI/O・ペリフェラル端子 P2_SSxxx_ (General)
7VDD12Power電源供給入力 (VDD12 — 3.3V / 5.0V Standard Logic)
8VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
9VDD5Power電源供給入力 (VDD5 — 3.3V / 5.0V Standard Logic)
10VSWI/OマルチプレクスI/O・ペリフェラル端子 VSW (General)
11CFGI/OマルチプレクスI/O・ペリフェラル端子 CFG (General)
12IO2I/OマルチプレクスI/O・ペリフェラル端子 IO2 (General)
13IO1I/OマルチプレクスI/O・ペリフェラル端子 IO1 (General)
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15MODE/LED_P4I/OマルチプレクスI/O・ペリフェラル端子 MODE/LED_P4 (General)
16IO3_LEDP3I/OマルチプレクスI/O・ペリフェラル端子 IO3_LEDP3 (General)
17LED_LINK BC EN#_I/OマルチプレクスI/O・ペリフェラル端子 LED_LINK BC EN#_ (General)
18RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
19XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
20XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
21UP_P1HSxx__I/OマルチプレクスI/O・ペリフェラル端子 UP_P1HSxx__ (General)
22IO11I/OGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23UP_P1_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 UP_P1_SS_TXB (General)
24UP_P1_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 UP_P1_SS_TXA (General)
25P1_VDD12Power電源供給入力 (P1_VDD12 — 3.3V / 5.0V Standard Logic)
26UP_P1SSxxx__I/OマルチプレクスI/O・ペリフェラル端子 UP_P1SSxxx__ (General)
27IO47I/OGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28PX_HSxx_I/OマルチプレクスI/O・ペリフェラル端子 PX_HSxx_ (General)
29PX_HSxx_I/OマルチプレクスI/O・ペリフェラル端子 PX_HSxx_ (General)
30PX_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 PX_SS_TXB (General)
31PX_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 PX_SS_TXA (General)
32PX_VDD12Power電源供給入力 (PX_VDD12 — 3.3V / 5.0V Standard Logic)
33PX_SSxxx_I/OマルチプレクスI/O・ペリフェラル端子 PX_SSxxx_ (General)
34IO34I/OGeneral Purpose Digital I/O Pin IO34
35P4_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_TXB (General)
36P4_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_TXA (General)
37P4_VDD12Power電源供給入力 (P4_VDD12 — 3.3V / 5.0V Standard Logic)
38P4_SSxxx_I/OマルチプレクスI/O・ペリフェラル端子 P4_SSxxx_ (General)
39P4_SSxxx_I/OマルチプレクスI/O・ペリフェラル端子 P4_SSxxx_ (General)
40P4_HSxx_I/OマルチプレクスI/O・ペリフェラル端子 P4_HSxx_ (General)
41IO41I/OGeneral Purpose Digital I/O Pin IO41
42P3_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_TXB (General)
43P3_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_TXA (General)
44IO44I/OGeneral Purpose Digital I/O Pin IO44
45IO45I/OGeneral Purpose Digital I/O Pin IO45
46P3_SSxxx_I/OマルチプレクスI/O・ペリフェラル端子 P3_SSxxx_ (General)
47P3_HSxx_I/OマルチプレクスI/O・ペリフェラル端子 P3_HSxx_ (General)
48P3_HSxx_I/OマルチプレクスI/O・ペリフェラル端子 P3_HSxx_ (General)
49GNDGND露出サーマルパッド・グラウンド (GND)
PIN 1 P2_HSxx_
I/O
マルチプレクスI/O・ペリフェラル端子 P2_HSxx_ (General)
設計上の注意点: Signal terminal P2_HSxx_ (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P2_HSxx_. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH319M (WCH · QFN-48(5x5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH319M (QFN-48(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH319M (QFN-48(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH319M (QFN-48(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH319M (QFN-48(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-48(5x5) · 5.00×5.00mm · ピッチ 0.35mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH319M (QFN-48(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH319M (QFN-48(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
CH319 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P3 · p03_fig01パッケージ完全一致
CH319M (QFN-48(5x5)) — V1.1 3
V1.1 3
P1 · p01_fig011506×705px
CH319M (QFN-48(5x5)) — 图1-1 CH319M 变压器隔离应用框图 图1-2 CH319M 光纤延长U3 设备应用框图
图1-1 CH319M 变压器隔离应用框图 图1-2 CH319M 光纤延长U3 设备应用框图
P1 · p01_fig021700×703px
CH319M (QFN-48(5x5)) — 图1-2 CH319M 光纤延长U3 设备应用框图
图1-2 CH319M 光纤延长U3 设备应用框图
P2 · p02_fig011677×946px
CH319M (QFN-48(5x5)) — 图1-3 CH319M+CH319X 光纤延长U3+U2 设备应用框图 2、特点
图1-3 CH319M+CH319X 光纤延长U3+U2 设备应用框图 2、特点
P17 · p17_fig011738×2368px
CH319M (QFN-48(5x5)) — 图8-1 CH319M 变压器隔离应用参考电路图
图8-1 CH319M 变压器隔离应用参考电路图
P17 · p17_fig01P17
CH319M (QFN-48(5x5)) — Datasheet Page 17 (p17_fig01)
Datasheet Page 17 (p17_fig01)
P19 · p19_fig011657×1319px
CH319M (QFN-48(5x5)) — 图8-2 CH319M 光纤延长U3 设备方案应用参考电路图
图8-2 CH319M 光纤延长U3 设备方案应用参考电路图
P19 · p19_fig021686×1849px
CH319M (QFN-48(5x5)) — V1.1 19
V1.1 19
P20 · p20_fig011654×1692px
CH319M (QFN-48(5x5)) — 图8-3 CH319M+CH319X 光纤延长U3+U2 设备方案应用参考电路图 DPX_SS_RXA PX_SS_RXA 66
图8-3 CH319M+CH319X 光纤延长U3+U2 设备方案应用参考电路图 DPX_SS_RXA PX_SS_RXA 66

電気仕様 & 部品詳細スペック (CH319M)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH319M (QFN-48(5x5)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-48(5x5))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.35mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.70×3.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-48(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.35mm
パッド寸法 (W × L)Level B
0.16 × 0.75 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-48(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH319M (QFN-48(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH319M (QFN-48(5x5)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH319M (QFN-48(5x5) パッケージ) は全 49 ピン構成で、ピンピッチは 0.35 mm です。主なピン：1 (P2_HSxx_: マルチプレクスI/O・ペリフェラル端子 P2_HSxx_ (General)), 2 (P2_HSxx_: マルチプレクスI/O・ペリフェラル端子 P2_HSxx_ (General)), 3 (P2_SS_TXA: マルチプレクスI/O・ペリフェラル端子 P2_SS_TXA (General)), 4 (P2_SS_TXB: マルチプレクスI/O・ペリフェラル端子 P2_SS_TXB (General)), 5 (P2_SS_RXA: マルチプレクスI/O・ペリフェラル端子 P2_SS_RXA (General)), 6 (P2_SSxxx_: マルチプレクスI/O・ペリフェラル端子 P2_SSxxx_ (General))。

CH319M の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH319M (QFN-48(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.35 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 3.70 × 3.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH319M の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH319M (WCH, QFN-48(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & CH319 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1P2_HSxx_Digital_IO信号端子 P2_HSxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_HSxx_。対応バス/インターフェース: General。
2P2_HSxx_Digital_IO信号端子 P2_HSxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_HSxx_。対応バス/インターフェース: General。
3P2_SS_TXADigital_IO信号端子 P2_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_TXA。対応バス/インターフェース: General。
4P2_SS_TXBDigital_IO信号端子 P2_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_TXB。対応バス/インターフェース: General。
5P2_SS_RXADigital_IO信号端子 P2_SS_RXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SS_RXA。対応バス/インターフェース: General。
6P2_SSxxx_Digital_IO信号端子 P2_SSxxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2_SSxxx_。対応バス/インターフェース: General。
7VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12、最大定格: 5.5V) です。
8VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
9VDD5Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD5、最大定格: 5.5V) です。
10VSWDigital_IO信号端子 VSW（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VSW。対応バス/インターフェース: General。
11CFGDigital_IO信号端子 CFG（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFG。対応バス/インターフェース: General。
12IO2Digital_IO信号端子 IO2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO2。対応バス/インターフェース: General。
13IO1Digital_IO信号端子 IO1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO1。対応バス/インターフェース: General。
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15MODE/LED_P4Digital_IO信号端子 MODE/LED_P4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MODE/LED_P4。対応バス/インターフェース: General。
16IO3_LEDP3Digital_IO信号端子 IO3_LEDP3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO3_LEDP3。対応バス/インターフェース: General。
17LED_LINK BC EN#_Digital_IO信号端子 LED_LINK BC EN#_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED_LINK BC EN#_。対応バス/インターフェース: General。
18RESET#Digital_IOローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。
19XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
20XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
21UP_P1HSxx__Digital_IO信号端子 UP_P1HSxx__（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_P1HSxx__。対応バス/インターフェース: General。
22IO11Digital_IOGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23UP_P1_SS_TXBDigital_IO信号端子 UP_P1_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_P1_SS_TXB。対応バス/インターフェース: General。
24UP_P1_SS_TXADigital_IO信号端子 UP_P1_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_P1_SS_TXA。対応バス/インターフェース: General。
25P1_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P1_VDD12、最大定格: 5.5V) です。
26UP_P1SSxxx__Digital_IO信号端子 UP_P1SSxxx__（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UP_P1SSxxx__。対応バス/インターフェース: General。
27IO47Digital_IOGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28PX_HSxx_Digital_IO信号端子 PX_HSxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PX_HSxx_。対応バス/インターフェース: General。
29PX_HSxx_Digital_IO信号端子 PX_HSxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PX_HSxx_。対応バス/インターフェース: General。
30PX_SS_TXBDigital_IO信号端子 PX_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PX_SS_TXB。対応バス/インターフェース: General。
31PX_SS_TXADigital_IO信号端子 PX_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PX_SS_TXA。対応バス/インターフェース: General。
32PX_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (PX_VDD12、最大定格: 5.5V) です。
33PX_SSxxx_Digital_IO信号端子 PX_SSxxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PX_SSxxx_。対応バス/インターフェース: General。
34IO34Digital_IOGeneral Purpose Digital I/O Pin IO34
35P4_SS_TXBDigital_IO信号端子 P4_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_TXB。対応バス/インターフェース: General。
36P4_SS_TXADigital_IO信号端子 P4_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SS_TXA。対応バス/インターフェース: General。
37P4_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P4_VDD12、最大定格: 5.5V) です。
38P4_SSxxx_Digital_IO信号端子 P4_SSxxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SSxxx_。対応バス/インターフェース: General。
39P4_SSxxx_Digital_IO信号端子 P4_SSxxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_SSxxx_。対応バス/インターフェース: General。
40P4_HSxx_Digital_IO信号端子 P4_HSxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4_HSxx_。対応バス/インターフェース: General。
41IO41Digital_IOGeneral Purpose Digital I/O Pin IO41
42P3_SS_TXBDigital_IO信号端子 P3_SS_TXB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_TXB。対応バス/インターフェース: General。
43P3_SS_TXADigital_IO信号端子 P3_SS_TXA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SS_TXA。対応バス/インターフェース: General。
44IO44Digital_IOGeneral Purpose Digital I/O Pin IO44
45IO45Digital_IOGeneral Purpose Digital I/O Pin IO45
46P3_SSxxx_Digital_IO信号端子 P3_SSxxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_SSxxx_。対応バス/インターフェース: General。
47P3_HSxx_Digital_IO信号端子 P3_HSxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_HSxx_。対応バス/インターフェース: General。
48P3_HSxx_Digital_IO信号端子 P3_HSxx_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3_HSxx_。対応バス/インターフェース: General。
49GNDGNDパッケージ底面の露出放熱パッド (GND)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード