ChipDocs.org
⌘K
2284 部品PDFアップロード
CH271J (QFN-13F(2x2)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH271J

WCHID: C54173288QFN-13F(2x2) · 13 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH271J (QFN-13F(2x2))1AI2AO3PWM14PWM25PWME6GND7SW213CSO12GND11SW110VDD9VDD8VDDGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2Dフットプリント
12345678910111213E=2.00mm · Pitch e=0.40mmD=2.00mm-3-2-101233210-1-2-3mm
3. 3Dモデル
パッケージ外形: 2.00mm × 2.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (13/13)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1AII/OマルチプレクスI/O・ペリフェラル端子 AI (General)
2AOI/OマルチプレクスI/O・ペリフェラル端子 AO (General)
3PWM1I/OマルチプレクスI/O・ペリフェラル端子 PWM1 (PWM)
4PWM2I/OマルチプレクスI/O・ペリフェラル端子 PWM2 (PWM)
5PWMEI/OマルチプレクスI/O・ペリフェラル端子 PWME (PWM)
6GNDGNDグラウンド基準端子 (GND)
7SW2I/OマルチプレクスI/O・ペリフェラル端子 SW2 (PWM)
8VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
9VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
10VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
11SW1I/OマルチプレクスI/O・ペリフェラル端子 SW1 (PWM)
12GNDGNDグラウンド基準端子 (GND)
13CSOI/OマルチプレクスI/O・ペリフェラル端子 CSO (General)
PIN 1 AI
I/O
マルチプレクスI/O・ペリフェラル端子 AI (General)
設計上の注意点: 信号放大模块的输入 内部已提供直流偏置 ， ， 外部须隔直输入 将AI短接VDD可关闭此模块 。
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH271J (WCH · QFN-13F(2x2))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH271J (QFN-13F(2x2)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH271J (QFN-13F(2x2)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (13ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH271J (QFN-13F(2x2)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH271J (QFN-13F(2x2)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-13F(2x2) · 2.00×2.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH271J (QFN-13F(2x2)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (13 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH271J (QFN-13F(2x2)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
CH271 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P1 · p01_fig011436×1677px
CH271J (QFN-13F(2x2)) — 2、特点
2、特点
P2 · p02_fig011790×1217px
CH271J (QFN-13F(2x2)) — PWM2 4 | GND 12 | VDD 8 VDD 9 | CSO 13 GND 6 | AI 1 | SW1 11 SW2 7 | PWM1 3 | PWME 5 | AO 2 VDD 10 | CH271J | PWM2 3 GND 2 VDD 5 SW1 6 | SW2 4 PWM1 1 | CH271K | PWM1 7 VDD 2 CSO 8 | GND 4 SW2 3 SW1 1 | PWM2 6 PWME 5 | CH271E | 3、引脚排列 | 封装形式
PWM2 4 | GND 12 | VDD 8 VDD 9 | CSO 13 GND 6 | AI 1 | SW1 11 SW2 7 | PWM1 3 | PWME 5 | AO 2 VDD 10 | CH271J | PWM2 3 GND 2 VDD 5 SW1 6 | SW2 4 PWM1 1 | CH271K | PWM1 7 VDD 2 CSO 8 | GND 4 SW2 3 SW1 1 | PWM2 6 PWME 5 | CH271E | 3、引脚排列 | 封装形式
P2 · p02_fig01P2
CH271J (QFN-13F(2x2)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P7 · p07_fig011913×1382px
CH271J (QFN-13F(2x2)) — 版本：1.2 ７
版本：1.2 ７
P7 · p07_fig01P7
CH271J (QFN-13F(2x2)) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P8 · p08_fig011398×401px
CH271J (QFN-13F(2x2)) — 8、封装信息
8、封装信息
P8 · p08_fig021510×1076px
CH271J (QFN-13F(2x2)) — 271J .xyz
271J .xyz
P9 · p09_fig011125×1298px
CH271J (QFN-13F(2x2)) — 8.3. SOP8
8.3. SOP8
P9 · p09_fig021119×949px
CH271J (QFN-13F(2x2)) — 8.3. SOP8
8.3. SOP8

電気仕様 & 部品詳細スペック (CH271J)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH271J (QFN-13F(2x2)) は 13 ピンの標準電子部品・コネクタで、パッケージ外形は 2.00 × 2.00 × 0.90 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
2.00 × 2.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-13F(2x2))
ピン数・リードピッチN / e
13 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル13 ピン自動バス分類
OK
IPC-7351B フットプリント13 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-13F(2x2))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
2.00 × 2.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.51 mm
ピン数 / 総パッド数Topology
13P / 13Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-13F(2x2)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH271J (QFN-13F(2x2))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH271J (QFN-13F(2x2)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH271J (QFN-13F(2x2) パッケージ) は全 13 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (AI: マルチプレクスI/O・ペリフェラル端子 AI (General)), 2 (AO: マルチプレクスI/O・ペリフェラル端子 AO (General)), 3 (PWM1: マルチプレクスI/O・ペリフェラル端子 PWM1 (PWM)), 4 (PWM2: マルチプレクスI/O・ペリフェラル端子 PWM2 (PWM)), 5 (PWME: マルチプレクスI/O・ペリフェラル端子 PWME (PWM)), 6 (GND: グラウンド基準端子 (GND))。

CH271J の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH271J (QFN-13F(2x2)) の本体外形は 2.00 × 2.00 mm、ピッチ e = 0.40 mm、合計 13 パッドで構成されています。

CH271J の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH271J (WCH, QFN-13F(2x2)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (13 ピン) & CH271 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1AIDigital_IO信号端子 AI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: AI。対応バス/インターフェース: General。
2AODigital_IO信号端子 AO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: AO。対応バス/インターフェース: General。
3PWM1Digital_IO信号端子 PWM1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWM1。対応バス/インターフェース: PWM。
4PWM2Digital_IO信号端子 PWM2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWM2。対応バス/インターフェース: PWM。
5PWMEDigital_IO信号端子 PWME（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWME。対応バス/インターフェース: PWM。
6GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
7SW2Digital_IO信号端子 SW2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SW2。対応バス/インターフェース: PWM。
8VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
9VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
10VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
11SW1Digital_IO信号端子 SW1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SW1。対応バス/インターフェース: PWM。
12GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
13CSODigital_IO信号端子 CSO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CSO。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード