ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
CH224D (QFN-20) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH224D

WCHID: C3975094QFN-20 · 21 chân · Pitch 0.40mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · CH224D (QFN-20)1VDD2GND3PG4NC5GATE6CFG7VDD8IO09CFG1 I10IO511CC221GND20NC19CFG118NC17NC16NC15ISN14ISP13CFG212CFG3Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. FOOTPRINT 2D
123456789101112131415161718192021E=3.00mm · Pitch e=0.40mmD=3.00mm-3-2-101233210-1-2-3mm
3. MÔ HÌNH 3D
Kích thước vỏ: 3.00mm × 3.00mm · Pitch: 0.40mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (21/21)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1VDDPowerChân cấp nguồn dương (VDD — 3.3V / 5.0V Standard Logic)
2GNDGNDChân Mass Tham chiếu (GND)
3PGI/OChân Đa năng Vào/Ra & Ngoại vi PG (General)
4NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
5GATEI/OChân Đa năng Vào/Ra & Ngoại vi GATE (General)
6CFGI/OChân Đa năng Vào/Ra & Ngoại vi CFG (General)
7VDDPowerChân cấp nguồn dương (VDD — 3.3V / 5.0V Standard Logic)
8IO0I/OChân Boot Strapping GPIO0 / RTC_GPIO0 (Chọn chế độ SPI Boot / Download Boot)
9CFG1 II/OChân Đa năng Vào/Ra & Ngoại vi CFG1 I (General)
10IO5I/OChân Đa năng GPIO5 / RTC_GPIO5 / TOUCH5 / ADC1_CH4
11CC2I/OChân Đa năng Vào/Ra & Ngoại vi CC2 (General)
12CFG3I/OChân Đa năng Vào/Ra & Ngoại vi CFG3 (General)
13CFG2I/OChân Đa năng Vào/Ra & Ngoại vi CFG2 (General)
14ISPI/OChân Đa năng Vào/Ra & Ngoại vi ISP (General)
15ISNI/OChân Đa năng Vào/Ra & Ngoại vi ISN (General)
16NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
17NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
18NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
19CFG1I/OChân Đa năng Vào/Ra & Ngoại vi CFG1 (General)
20NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
21GNDGNDChân Mass Tham chiếu (GND)
PIN 1 VDD
Power
Chân cấp nguồn dương (VDD — 3.3V / 5.0V Standard Logic)
Lưu ý thiết kế: 工作电源输入 ，外接1uF 对地电容 ，串联电阻至VBUS 。
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 11 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: CH224D (WCH · QFN-20)
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
CH224D (QFN-20) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
CH224D (QFN-20) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (21 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
CH224D (QFN-20) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
CH224D (QFN-20) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
QFN-20 · 3.00×3.00mm · Pitch 0.40mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
CH224D (QFN-20) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (21 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
CH224D (QFN-20) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (11 hình · Trang 1/1)
Hiển thị hình 1–11 trên 11 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CH221 / CH224
P2 · p02_fig011737×1834px
CH224D (QFN-20) — CH224 手册1 https://wch.cn
CH224 手册1 https://wch.cn
P2 · p02_fig02754×748px
CH224D (QFN-20) — DM 5 CC2 6 CC1 7 VBUS 8 CFG1 9 PG 10 CH224A
DM 5 CC2 6 CC1 7 VBUS 8 CFG1 9 PG 10 CH224A
P8 · p08_fig011624×573px
CH224D (QFN-20) — 6.1.1 单电阻配置和I2C 配置参考原理图（Rset 阻值对应请求电压参考表5-1） 单电阻配置通过CFG1 引脚对GND 接特定阻值的配置电阻实现，此时CFG2 和CFG3 可用于I2C 配 置。若不使用I2C 配置，CFG2、CFG3 悬空即可。 | 6.1.2 I/O 电平配置参考原理图（I/O 电平对应请求电压参考表5-2） 当用电系统无需和CH224 进行交互或控制时，CFG1 可通过串接100KΩ至VHV 引脚的方法提供高 电平（下图为I/O 电平配置20V）
6.1.1 单电阻配置和I2C 配置参考原理图（Rset 阻值对应请求电压参考表5-1） 单电阻配置通过CFG1 引脚对GND 接特定阻值的配置电阻实现，此时CFG2 和CFG3 可用于I2C 配 置。若不使用I2C 配置，CFG2、CFG3 悬空即可。 | 6.1.2 I/O 电平配置参考原理图（I/O 电平对应请求电压参考表5-2） 当用电系统无需和CH224 进行交互或控制时，CFG1 可通过串接100KΩ至VHV 引脚的方法提供高 电平（下图为I/O 电平配置20V）
P8 · p08_fig021545×573px
CH224D (QFN-20) — 当用电系统存在3.3 或5V 电源，且需对CH224 进行控制时，CFG1 可连接系统中MCU 的GPIO（如 下图）。若系统高电平为3.3V，R1 应取0Ω；若系统高电平为5V，R1 应取2KΩ。
当用电系统存在3.3 或5V 电源，且需对CH224 进行控制时，CFG1 可连接系统中MCU 的GPIO（如 下图）。若系统高电平为3.3V，R1 应取0Ω；若系统高电平为5V，R1 应取2KΩ。
P8 · p08_fig031641×572px
CH224D (QFN-20) — V2.1 8
V2.1 8
P9 · p09_fig011341×560px
CH224D (QFN-20) — 6.2 CH224K 参考原理图（图中为I/O 电平配置20V）
6.2 CH224K 参考原理图（图中为I/O 电平配置20V）
P9 · p09_fig021821×751px
CH224D (QFN-20) — 6.1.3 使用Type-C 公口eMarker 模拟功能
6.1.3 使用Type-C 公口eMarker 模拟功能
P9 · p09_fig031834×548px
CH224D (QFN-20) — 6.3 CH224D 参考原理图（图中为单电阻配置9V）
6.3 CH224D 参考原理图（图中为单电阻配置9V）
P9 · p09_fig02P9
CH224D (QFN-20) — Datasheet Page 9 (p09_fig02)
Datasheet Page 9 (p09_fig02)
P10 · p10_fig011270×540px
CH224D (QFN-20) — 6.4 CH221K 参考原理图（图中为单电阻配置20V）
6.4 CH221K 参考原理图（图中为单电阻配置20V）
P10 · p10_fig02525×430px
CH224D (QFN-20) — Rset阻值 请求电压 | 10KΩ 5V 20KΩ 9V 47KΩ 12V 100KΩ 15V 200KΩ 20V
Rset阻值 请求电压 | 10KΩ 5V 20KΩ 9V 47KΩ 12V 100KΩ 15V 200KΩ 20V

Thông số Kỹ thuật & Chi tiết Linh kiện (CH224D)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:CH224D (QFN-20) là linh kiện điện tử & kết nối tiêu chuẩn 21 chân, kích thước bao hình cơ khí 3.00 × 3.00 × 0.85 mm (bước chân e = 0.40 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức USB, I2C.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
DC / Broadband Passive
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Họ đóng gói: QFN (QFN-20)
Số lượng chân & Bước chânN / e
20 Pins | Pitch e = 0.40 mm (15.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
USB, I2C
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol21 chân phân nhóm tự động
OK
IPC-7351B Land Pattern21 pads · Pitch 0.40mm
OK
IPC-7525 Kem hàn 60%EPAD 1.65×1.65mm chia cửa sổ
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (QFN-20)

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
3.00 × 3.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.85mm · e=0.40mm
Kích thước Pad (W × L)Level B
0.20 × 0.67 mm
Số chân / Tổng số PadTopology
21P / 21Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
QFN-20
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — CH224D (QFN-20)

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của CH224D (QFN-20) như thế nào?

Linh kiện CH224D do WCH sản xuất đóng gói kiểu QFN-20 gồm 21 chân với bước chân (pitch) 0.40 mm. Các chân tiêu biểu gồm: 1 (VDD: Chân cấp nguồn dương (VDD — 3.3V / 5.0V Standard Logic)), 2 (GND: Chân Mass Tham chiếu (GND)), 3 (PG: Chân Đa năng Vào/Ra & Ngoại vi PG (General)), 4 (NC: Chân Đa năng Vào/Ra & Ngoại vi NC (General)), 5 (GATE: Chân Đa năng Vào/Ra & Ngoại vi GATE (General)), 6 (CFG: Chân Đa năng Vào/Ra & Ngoại vi CFG (General)).

Kích thước Footprint chuẩn IPC-7351B của CH224D là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CH224D (QFN-20) có kích thước danh định 3.00 × 3.00 mm, bước chân e = 0.40 mm, tổng số 21 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 1.65 × 1.65 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CH224D ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CH224D (WCH, QFN-20) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (21 chân) & Liên kết Biến thể Họ CH221 / CH224Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1VDDPower_InChân cấp nguồn dương (VDD) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
2GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
3PGDigital_IOChân tín hiệu PG (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PG. Giao thức hỗ trợ: General.
4NCNCChân tín hiệu NC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
5GATEDigital_IOChân tín hiệu GATE (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GATE. Giao thức hỗ trợ: General.
6CFGDigital_IOChân tín hiệu CFG (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CFG. Giao thức hỗ trợ: General.
7VDDPower_InChân cấp nguồn dương (VDD) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
8IO0Digital_IOChân Boot Strapping GPIO0 / RTC_GPIO0 (Chọn chế độ SPI Boot / Download Boot)
9CFG1 IDigital_IOChân tín hiệu CFG1 I (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CFG1 I. Giao thức hỗ trợ: General.
10IO5Digital_IOChân Đa năng GPIO5 / RTC_GPIO5 / TOUCH5 / ADC1_CH4
11CC2Digital_IOChân tín hiệu CC2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CC2. Giao thức hỗ trợ: General.
12CFG3Digital_IOChân tín hiệu CFG3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CFG3. Giao thức hỗ trợ: General.
13CFG2Digital_IOChân tín hiệu CFG2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CFG2. Giao thức hỗ trợ: General.
14ISPDigital_IOChân tín hiệu ISP (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ISP. Giao thức hỗ trợ: General.
15ISNDigital_IOChân tín hiệu ISN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ISN. Giao thức hỗ trợ: General.
16NCNCChân tín hiệu NC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
17NCNCChân tín hiệu NC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
18NCNCChân tín hiệu NC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
19CFG1Digital_IOChân tín hiệu CFG1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CFG1. Giao thức hỗ trợ: General.
20NCNCChân tín hiệu NC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
21GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF