ChipDocs.org
⌘K
2284 部品PDFアップロード
CH182D (QFN-20(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH182D

WCHID: C41428017QFN-20(3x3) · 21 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH182D (QFN-20(3x3))1TXER2XI33V34MDITN5MDIRP6MDIRN7TXD28IO09IO410TXC /REFCLKI11LED0/PA021RXER /INTB20CRS /LEDMOD19TXD318TXD217TXD116TXD015TXC /REFCLK14NC . (AVDD3313RXC12RXD3 /CLKCTLGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2Dフットプリント
123456789101112131415161718192021E=3.00mm · Pitch e=0.40mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.00mm × 3.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (21/21)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1TXERI/OマルチプレクスI/O・ペリフェラル端子 TXER (General)
2XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4MDITNI/OマルチプレクスI/O・ペリフェラル端子 MDITN (General)
5MDIRPI/OマルチプレクスI/O・ペリフェラル端子 MDIRP (General)
6MDIRNI/OマルチプレクスI/O・ペリフェラル端子 MDIRN (General)
7TXD2I/OマルチプレクスI/O・ペリフェラル端子 TXD2 (UART)
8IO0I/OGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9IO4I/OGPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10TXC /REFCLKII/OマルチプレクスI/O・ペリフェラル端子 TXC /REFCLKI (General)
11LED0/PA0I/OマルチプレクスI/O・ペリフェラル端子 LED0/PA0 (General)
12RXD3 /CLKCTLI/OマルチプレクスI/O・ペリフェラル端子 RXD3 /CLKCTL (UART)
13RXCI/OマルチプレクスI/O・ペリフェラル端子 RXC (UART)
14NC . (AVDD33）Power電源供給入力 (NC . (AVDD33） — 3.3V / 5.0V Standard Logic)
15TXC /REFCLKI/OマルチプレクスI/O・ペリフェラル端子 TXC /REFCLK (UART)
16TXD0I/OマルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
17TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
18TXD2I/OマルチプレクスI/O・ペリフェラル端子 TXD2 (UART)
19TXD3I/OマルチプレクスI/O・ペリフェラル端子 TXD3 (UART)
20CRS /LEDMODI/OマルチプレクスI/O・ペリフェラル端子 CRS /LEDMOD (General)
21RXER /INTBI/OマルチプレクスI/O・ペリフェラル端子 RXER /INTB (General)
PIN 1 TXER
I/O
マルチプレクスI/O・ペリフェラル端子 TXER (General)
設計上の注意点: 发送错误指示 。 晶振输入 ，需外接25MHz 晶体 一端 ，可选外部25MHz 或50MHz
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH182D (WCH · QFN-20(3x3))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH182D (QFN-20(3x3)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH182D (QFN-20(3x3)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (21ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH182D (QFN-20(3x3)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH182D (QFN-20(3x3)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-20(3x3) · 3.00×3.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH182D (QFN-20(3x3)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (21 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH182D (QFN-20(3x3)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CH182 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P1 · p01_fig01247×134px
CH182D (QFN-20(3x3)) — 1、概述
1、概述
P1 · p01_fig021687×886px
CH182D (QFN-20(3x3)) — 2、特点
2、特点
P2 · p02_fig011721×2149px
CH182D (QFN-20(3x3)) — 2、新设计可用CH182D/CH182H1/CH182H2，建议优选小体积的CH182D 或CH182H1。 3、客制引脚CH182H3、CH182H6、CH182H7、CH182H8、CH182F2、CH182F7、CH182F8，仅批量预 定，引脚排列和引脚定义请参考《CH182DS3》手册。
2、新设计可用CH182D/CH182H1/CH182H2，建议优选小体积的CH182D 或CH182H1。 3、客制引脚CH182H3、CH182H6、CH182H7、CH182H8、CH182F2、CH182F7、CH182F8，仅批量预 定，引脚排列和引脚定义请参考《CH182DS3》手册。
P32 · p32_fig011598×1580px
CH182D (QFN-20(3x3)) — CH182 以太网PHY 收发器手册 https://wch.cn
CH182 以太网PHY 收发器手册 https://wch.cn
P32 · p32_fig01P32
CH182D (QFN-20(3x3)) — Datasheet Page 32 (p32_fig01)
Datasheet Page 32 (p32_fig01)
P33 · p33_fig011502×1418px
CH182D (QFN-20(3x3)) — CH182 以太网PHY 收发器手册 https://wch.cn
CH182 以太网PHY 收发器手册 https://wch.cn

電気仕様 & 部品詳細スペック (CH182D)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH182D (QFN-20(3x3)) は 20 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 3.00 × 0.85 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, ADC, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
5MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-20(3x3))
ピン数・リードピッチN / e
20 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, ADC, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル21 ピン自動バス分類
OK
IPC-7351B フットプリント21 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 1.65×1.65mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH182 (3)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (QFN-20(3x3))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.40mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
21P / 21Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-20(3x3)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH182D (QFN-20(3x3))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH182D (QFN-20(3x3)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH182D (QFN-20(3x3) パッケージ) は全 21 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (TXER: マルチプレクスI/O・ペリフェラル端子 TXER (General)), 2 (XI: マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (MDITN: マルチプレクスI/O・ペリフェラル端子 MDITN (General)), 5 (MDIRP: マルチプレクスI/O・ペリフェラル端子 MDIRP (General)), 6 (MDIRN: マルチプレクスI/O・ペリフェラル端子 MDIRN (General))。

CH182D の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH182D (QFN-20(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.40 mm、合計 21 パッドで構成されています（中央放熱パッド EPAD 1.65 × 1.65 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH182D の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH182D (WCH, QFN-20(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (21 ピン) & CH182 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1TXERDigital_IO信号端子 TXER（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXER。対応バス/インターフェース: General。
2XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4MDITNDigital_IO信号端子 MDITN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDITN。対応バス/インターフェース: General。
5MDIRPDigital_IO信号端子 MDIRP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIRP。対応バス/インターフェース: General。
6MDIRNDigital_IO信号端子 MDIRN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIRN。対応バス/インターフェース: General。
7TXD2Digital_IO信号端子 TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。
8IO0Digital_IOGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9IO4Digital_IOGPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10TXC /REFCLKIDigital_IO信号端子 TXC /REFCLKI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXC /REFCLKI。対応バス/インターフェース: General。
11LED0/PA0Digital_IO信号端子 LED0/PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED0/PA0。対応バス/インターフェース: General。
12RXD3 /CLKCTLDigital_IO信号端子 RXD3 /CLKCTL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD3 /CLKCTL。対応バス/インターフェース: UART。
13RXCDigital_IO信号端子 RXC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXC。対応バス/インターフェース: UART。
14NC . (AVDD33）Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (NC . (AVDD33）、最大定格: 5.5V) です。
15TXC /REFCLKDigital_IO信号端子 TXC /REFCLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXC /REFCLK。対応バス/インターフェース: UART。
16TXD0Digital_IO信号端子 TXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。
17TXD1Digital_IO信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。
18TXD2Digital_IO信号端子 TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。
19TXD3Digital_IO信号端子 TXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD3。対応バス/インターフェース: UART。
20CRS /LEDMODDigital_IO信号端子 CRS /LEDMOD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CRS /LEDMOD。対応バス/インターフェース: General。
21RXER /INTBDigital_IO信号端子 RXER /INTB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXER /INTB。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード