C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) — Symbol, Footprint IPC-7351B & 3D STEP Model

C7215761

SemiconductorHVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1 · 49 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)1VDDAH2TXRXP_A3TXRXM_A4VDDAL5TXRXP_B6TXRXM_B7TXRXP_C8TXRXM_C9VDDAL10TXRXP_D11TXRXM_D12VDDAH13IO1514IO1615IO1716IO1817VDDIO18IO1919TXD020TXD121TXD222TXD323VDD24VDDIO25TXC49EP48ISET47VDDAL_PLL46XI45XO44LDO_O43RESET_N42IO4241VDDIO40VDD39INT_N/GPIO538MDIO37MDC36RXC/MODE435VDDIO34RX_CTL/CLK1233RXD0/MODE032RXD1/MODE131VDD30RXD2/MODE229RXD3/MODE328VDDIO27VDD26TX_CTLGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D-FOOTPRINT
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 7.00mm × 7.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (49/49)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDDAHPowerVersorgungsspannungseingang (VDDAH — 3.3V / 5.0V Standard Logic)
2TXRXP_AI/OMultiplex-I/O- & Peripherie-Pin TXRXP_A (General)
3TXRXM_AI/OMultiplex-I/O- & Peripherie-Pin TXRXM_A (General)
4VDDALPowerVersorgungsspannungseingang (VDDAL — 3.3V / 5.0V Standard Logic)
5TXRXP_BI/OMultiplex-I/O- & Peripherie-Pin TXRXP_B (General)
6TXRXM_BI/OMultiplex-I/O- & Peripherie-Pin TXRXM_B (General)
7TXRXP_CI/OMultiplex-I/O- & Peripherie-Pin TXRXP_C (General)
8TXRXM_CI/OMultiplex-I/O- & Peripherie-Pin TXRXM_C (General)
9VDDALPowerVersorgungsspannungseingang (VDDAL — 3.3V / 5.0V Standard Logic)
10TXRXP_DI/OMultiplex-I/O- & Peripherie-Pin TXRXP_D (General)
11TXRXM_DI/OMultiplex-I/O- & Peripherie-Pin TXRXM_D (General)
12VDDAHPowerVersorgungsspannungseingang (VDDAH — 3.3V / 5.0V Standard Logic)
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17I/OGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18I/OGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17VDDIOPowerVersorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic)
18IO19I/OGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19TXD0I/OMultiplex-I/O- & Peripherie-Pin TXD0 (UART)
20TXD1I/OMultiplex-I/O- & Peripherie-Pin TXD1 (UART)
21TXD2I/OMultiplex-I/O- & Peripherie-Pin TXD2 (UART)
22TXD3I/OMultiplex-I/O- & Peripherie-Pin TXD3 (UART)
23VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
24VDDIOPowerVersorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic)
25TXCI/OMultiplex-I/O- & Peripherie-Pin TXC (General)
26TX_CTLI/OMultiplex-I/O- & Peripherie-Pin TX_CTL (General)
27VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
28VDDIOPowerVersorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic)
29RXD3/MODE3I/OMultiplex-I/O- & Peripherie-Pin RXD3/MODE3 (UART)
30RXD2/MODE2I/OMultiplex-I/O- & Peripherie-Pin RXD2/MODE2 (UART)
31VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
32RXD1/MODE1I/OMultiplex-I/O- & Peripherie-Pin RXD1/MODE1 (UART)
33RXD0/MODE0I/OMultiplex-I/O- & Peripherie-Pin RXD0/MODE0 (UART)
34RX_CTL/CLK125_ENI/OMultiplex-I/O- & Peripherie-Pin RX_CTL/CLK125_EN (General)
35VDDIOPowerVersorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic)
36RXC/MODE4I/OMultiplex-I/O- & Peripherie-Pin RXC/MODE4 (General)
37MDCI/OMultiplex-I/O- & Peripherie-Pin MDC (General)
38MDIOI/OMultiplex-I/O- & Peripherie-Pin MDIO (General)
39INT_N/GPIO5I/OMultiplex-I/O- & Peripherie-Pin INT_N/GPIO5 (General)
40VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
41VDDIOPowerVersorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic)
42IO42I/OGeneral Purpose Digital I/O Pin IO42
43RESET_NISystemfreigabe & Hardware-Reset (RESET_N)
44LDO_OI/OMultiplex-I/O- & Peripherie-Pin LDO_O (General)
45XOI/OMultiplex-I/O- & Peripherie-Pin XO (RTC/CLK)
46XII/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
47VDDAL_PLLPowerVersorgungsspannungseingang (VDDAL_PLL — 3.3V / 5.0V Standard Logic)
48ISETI/OMultiplex-I/O- & Peripherie-Pin ISET (General)
49EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 VDDAH
Power
Versorgungsspannungseingang (VDDAH — 3.3V / 5.0V Standard Logic)
Designhinweis: Primary positive power supply input (VDDAH) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: C7215761 (Semiconductor · HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (49 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 4. Gehäuseabmessungen (D×E×A)
HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1 · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (49 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›

Elektrische Spezifikationen & Bauteildetails (C7215761)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und RTC/CLK, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
RTC/CLK, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol49 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint49 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 5.10×5.10mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
49P / 49Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)?

Das Bauteil C7215761 von Semiconductor im HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1-Gehäuse besitzt 49 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDDAH: Versorgungsspannungseingang (VDDAH — 3.3V / 5.0V Standard Logic)), 2 (TXRXP_A: Multiplex-I/O- & Peripherie-Pin TXRXP_A (General)), 3 (TXRXM_A: Multiplex-I/O- & Peripherie-Pin TXRXM_A (General)), 4 (VDDAL: Versorgungsspannungseingang (VDDAL — 3.3V / 5.0V Standard Logic)), 5 (TXRXP_B: Multiplex-I/O- & Peripherie-Pin TXRXP_B (General)), 6 (TXRXM_B: Multiplex-I/O- & Peripherie-Pin TXRXM_B (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der C7215761?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 49 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 5.10 × 5.10 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für C7215761 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für C7215761 (Semiconductor, HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (49 Pins) & C7215761 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDDAHPower_InPositiver Versorgungseingang (VDDAH) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
2TXRXP_ADigital_IOSignalanschluss TXRXP_A (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXRXP_A. Unterstützte Bus-Schnittstellen: General.
3TXRXM_ADigital_IOSignalanschluss TXRXM_A (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXRXM_A. Unterstützte Bus-Schnittstellen: General.
4VDDALPower_InPositiver Versorgungseingang (VDDAL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
5TXRXP_BDigital_IOSignalanschluss TXRXP_B (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXRXP_B. Unterstützte Bus-Schnittstellen: General.
6TXRXM_BDigital_IOSignalanschluss TXRXM_B (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXRXM_B. Unterstützte Bus-Schnittstellen: General.
7TXRXP_CDigital_IOSignalanschluss TXRXP_C (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXRXP_C. Unterstützte Bus-Schnittstellen: General.
8TXRXM_CDigital_IOSignalanschluss TXRXM_C (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXRXM_C. Unterstützte Bus-Schnittstellen: General.
9VDDALPower_InPositiver Versorgungseingang (VDDAL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
10TXRXP_DDigital_IOSignalanschluss TXRXP_D (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXRXP_D. Unterstützte Bus-Schnittstellen: General.
11TXRXM_DDigital_IOSignalanschluss TXRXM_D (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXRXM_D. Unterstützte Bus-Schnittstellen: General.
12VDDAHPower_InPositiver Versorgungseingang (VDDAH) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17Digital_IOGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18Digital_IOGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17VDDIOPower_InPositiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
18IO19Digital_IOGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19TXD0Digital_IOSignalanschluss TXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD0. Unterstützte Bus-Schnittstellen: UART.
20TXD1Digital_IOSignalanschluss TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD1. Unterstützte Bus-Schnittstellen: UART.
21TXD2Digital_IOSignalanschluss TXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD2. Unterstützte Bus-Schnittstellen: UART.
22TXD3Digital_IOSignalanschluss TXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD3. Unterstützte Bus-Schnittstellen: UART.
23VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
24VDDIOPower_InPositiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
25TXCDigital_IOSignalanschluss TXC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXC. Unterstützte Bus-Schnittstellen: General.
26TX_CTLDigital_IOSignalanschluss TX_CTL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TX_CTL. Unterstützte Bus-Schnittstellen: General.
27VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
28VDDIOPower_InPositiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
29RXD3/MODE3Digital_IOSignalanschluss RXD3/MODE3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD3/MODE3. Unterstützte Bus-Schnittstellen: UART.
30RXD2/MODE2Digital_IOSignalanschluss RXD2/MODE2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD2/MODE2. Unterstützte Bus-Schnittstellen: UART.
31VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
32RXD1/MODE1Digital_IOSignalanschluss RXD1/MODE1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD1/MODE1. Unterstützte Bus-Schnittstellen: UART.
33RXD0/MODE0Digital_IOSignalanschluss RXD0/MODE0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD0/MODE0. Unterstützte Bus-Schnittstellen: UART.
34RX_CTL/CLK125_ENDigital_IOSignalanschluss RX_CTL/CLK125_EN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RX_CTL/CLK125_EN. Unterstützte Bus-Schnittstellen: General.
35VDDIOPower_InPositiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
36RXC/MODE4Digital_IOSignalanschluss RXC/MODE4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXC/MODE4. Unterstützte Bus-Schnittstellen: General.
37MDCDigital_IOSignalanschluss MDC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDC. Unterstützte Bus-Schnittstellen: General.
38MDIODigital_IOSignalanschluss MDIO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDIO. Unterstützte Bus-Schnittstellen: General.
39INT_N/GPIO5Digital_IOSignalanschluss INT_N/GPIO5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INT_N/GPIO5. Unterstützte Bus-Schnittstellen: General.
40VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
41VDDIOPower_InPositiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
42IO42Digital_IOGeneral Purpose Digital I/O Pin IO42
43RESET_NDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (RESET_N): Low-Pegel setzt Prozessorkern und Peripherie zurück.
44LDO_ODigital_IOSignalanschluss LDO_O (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LDO_O. Unterstützte Bus-Schnittstellen: General.
45XODigital_IOSignalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK.
46XIDigital_IOSignalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
47VDDAL_PLLPower_InPositiver Versorgungseingang (VDDAL_PLL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
48ISETDigital_IOSignalanschluss ISET (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ISET. Unterstützte Bus-Schnittstellen: General.
49EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.