ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — Symbol, Footprint IPC-7351B & 3D STEP Model

RN42APL-I/RM550

MICROCHIPID: C639025WIRELM-SMD_MICROCHIP_RN42 · 36 chân · Pitch 1.00mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42)1GND2SPI_MOSI3GPIO64GPIO75RESET6SPI_CLK7PCM_CLK8PCM_SYNC9PCM_IN10PCM_OUT11VDD12GND13UART_RX14UART_TX15UART_RTS16UART_CTS17USB D+_18USB D-_39EP38EP37EP36EP35AIO134GPIO1133GPIO1032GPIO931GPIO830AIO029GND28GND24SPI_MISO23SPI_CSB22GPIO421GPIO520GPIO319GPIO2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.827.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. FOOTPRINT 2D
ANTENNA KEEPOUT (5.3mm)123456789101112131415161718192021222324302831323334293536373938E=13.40mm · Pitch e=1.00mmD=25.80mm-15-13-11-9-7-5-3-11357911131520181614121086420-2-4-6-8-10-12-14-16-18-20mm
3. MÔ HÌNH 3D
Kích thước vỏ: 13.40mm × 25.80mm · Pitch: 1.00mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (36/36)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1GNDGNDChân Mass Tham chiếu (GND)
2SPI_MOSII/OChân Đa năng Vào/Ra & Ngoại vi SPI_MOSI (SPI)
3GPIO6I/OChân Đa năng Vào/Ra & Ngoại vi GPIO6 (General)
4GPIO7I/OChân Đa năng Vào/Ra & Ngoại vi GPIO7 (General)
5RESETIChân Khởi động lại / Kích hoạt Hệ thống (RESET)
6SPI_CLKI/OChân Đa năng Vào/Ra & Ngoại vi SPI_CLK (SPI)
7PCM_CLKI/OChân Đa năng Vào/Ra & Ngoại vi PCM_CLK (General)
8PCM_SYNCI/OChân Đa năng Vào/Ra & Ngoại vi PCM_SYNC (General)
9PCM_INI/OChân Đa năng Vào/Ra & Ngoại vi PCM_IN (General)
10PCM_OUTI/OChân Đa năng Vào/Ra & Ngoại vi PCM_OUT (General)
11VDDPowerChân cấp nguồn dương (VDD — 3.3V / 5.0V Standard Logic)
12GNDGNDChân Mass Tham chiếu (GND)
13UART_RXI/OChân Đa năng Vào/Ra & Ngoại vi UART_RX (UART)
14UART_TXI/OChân Đa năng Vào/Ra & Ngoại vi UART_TX (UART)
15UART_RTSI/OChân Đa năng Vào/Ra & Ngoại vi UART_RTS (UART)
16UART_CTSI/OChân Đa năng Vào/Ra & Ngoại vi UART_CTS (UART)
17USB D+_I/OChân Đa năng Vào/Ra & Ngoại vi USB D+_ (USB)
18USB D-_I/OChân Đa năng Vào/Ra & Ngoại vi USB D-_ (USB)
19GPIO2I/OChân Đa năng Vào/Ra & Ngoại vi GPIO2 (General)
20GPIO3I/OChân Đa năng Vào/Ra & Ngoại vi GPIO3 (General)
21GPIO5I/OChân Đa năng Vào/Ra & Ngoại vi GPIO5 (General)
22GPIO4I/OChân Đa năng Vào/Ra & Ngoại vi GPIO4 (General)
23SPI_CSBI/OChân Đa năng Vào/Ra & Ngoại vi SPI_CSB (SPI)
24SPI_MISOI/OChân Đa năng Vào/Ra & Ngoại vi SPI_MISO (SPI)
28GNDGNDChân Mass Tham chiếu (GND)
29GNDGNDChân Mass Tham chiếu (GND)
30AIO0I/OChân Đa năng Vào/Ra & Ngoại vi AIO0 (General)
31GPIO8I/OChân Đa năng Vào/Ra & Ngoại vi GPIO8 (UART)
32GPIO9I/OChân Đa năng Vào/Ra & Ngoại vi GPIO9 (General)
33GPIO10I/OChân Đa năng Vào/Ra & Ngoại vi GPIO10 (General)
34GPIO11I/OChân Đa năng Vào/Ra & Ngoại vi GPIO11 (General)
35AIO1I/OChân Đa năng Vào/Ra & Ngoại vi AIO1 (General)
36EPGNDĐế Tản nhiệt & Mass Trung tâm (EP)
37EPGNDĐế Tản nhiệt & Mass Trung tâm (EP)
38EPGNDĐế Tản nhiệt & Mass Trung tâm (EP)
39EPGNDĐế Tản nhiệt & Mass Trung tâm (EP)
PIN 1 GND
GND
Chân Mass Tham chiếu (GND)
Lưu ý thiết kế: Groundreference
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 20 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: RN42APL-I/RM550 (MICROCHIP · WIRELM-SMD_MICROCHIP_RN42)
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (36 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
WIRELM-SMD_MICROCHIP_RN42 · 13.40×25.80mm · Pitch 1.00mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (36 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (20 hình · Trang 1/2)
Hiển thị hình 1–12 trên 20 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip RN42 / RN42APL / RN42HID
P1 · p01_fig01376×200px
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — Class 2 Bluetooth® Module with EDR Support
Class 2 Bluetooth® Module with EDR Support
P1 · p01_fig02643×683px
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — Class 2 Bluetooth® Module with EDR Support
Class 2 Bluetooth® Module with EDR Support
P1 · p01_fig02P1
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P2 · p02_fig011779×654px
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — TO OUR VALUED CUSTOMERS
TO OUR VALUED CUSTOMERS
P5 · p05_fig01867×1063px
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — FIGURE 1-4: RN42 PIN DIAGRAM
FIGURE 1-4: RN42 PIN DIAGRAM
P5 · p05_fig02867×1104px
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — FIGURE 1-4: RN42 PIN DIAGRAM
FIGURE 1-4: RN42 PIN DIAGRAM
P5 · p05_fig03871×1077px
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — FIGURE 1-5: RN42N PIN DIAGRAM
FIGURE 1-5: RN42N PIN DIAGRAM
P5 · p05_fig04867×1105px
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — FIGURE 1-5: RN42N PIN DIAGRAM
FIGURE 1-5: RN42N PIN DIAGRAM
P5 · p05_fig02P5
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — Datasheet Page 5 (p05_fig02)
Datasheet Page 5 (p05_fig02)
P5 · p05_fig03P5
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — Datasheet Page 5 (p05_fig03)
Datasheet Page 5 (p05_fig03)
P7 · p07_fig011778×1457px
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — FIGURE 2-1: RN42 RECOMMENDED PCB FOOTPRINT
FIGURE 2-1: RN42 RECOMMENDED PCB FOOTPRINT
P7 · p07_fig01P7
RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
Trang 1 / 2 (20 hình trích xuất)

Thông số Kỹ thuật & Chi tiết Linh kiện (RN42APL-I/RM550)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Module Vi điều khiển SoC Không dây (Wi-Fi / Bluetooth LE)
Mô tả chi tiết:RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) là module vi điều khiển soc không dây (wi-fi / bluetooth le) 36 chân, kích thước bao hình cơ khí 25.80 × 13.40 × 2.40 mm (bước chân e = 1.00 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức Bluetooth / BLE, USB, UART, SPI.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
DC / Broadband Passive
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
25.80 × 13.40 × 2.40 mm (A1=0.00 mm)
Họ đóng gói: CASTELLATED_MODULE (WIRELM-SMD_MICROCHIP_RN42)
Số lượng chân & Bước chânN / e
36 Pins | Pitch e = 1.00 mm (39.4 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Bluetooth / BLE, USB, UART, SPI
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol36 chân phân nhóm tự động
OK
IPC-7351B Land Pattern36 pads · Pitch 1.00mm
OK
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (WIRELM-SMD_MICROCHIP_RN42)

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
25.80 × 13.40 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=2.40mm · e=1.00mm
Kích thước Pad (W × L)Level B
0.80 × 2.00 mm
Số chân / Tổng số PadTopology
36P / 36Pad (CASTELLATED_MODULE)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
WIRELM-SMD_MICROCHIP_RN42
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42)

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) như thế nào?

Linh kiện RN42APL-I/RM550 do MICROCHIP sản xuất đóng gói kiểu WIRELM-SMD_MICROCHIP_RN42 gồm 36 chân với bước chân (pitch) 1.00 mm. Các chân tiêu biểu gồm: 1 (GND: Chân Mass Tham chiếu (GND)), 2 (SPI_MOSI: Chân Đa năng Vào/Ra & Ngoại vi SPI_MOSI (SPI)), 3 (GPIO6: Chân Đa năng Vào/Ra & Ngoại vi GPIO6 (General)), 4 (GPIO7: Chân Đa năng Vào/Ra & Ngoại vi GPIO7 (General)), 5 (RESET: Chân Khởi động lại / Kích hoạt Hệ thống (RESET)), 6 (SPI_CLK: Chân Đa năng Vào/Ra & Ngoại vi SPI_CLK (SPI)).

Kích thước Footprint chuẩn IPC-7351B của RN42APL-I/RM550 là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42) có kích thước danh định 13.40 × 25.80 mm, bước chân e = 1.00 mm, tổng số 36 pad đồng.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho RN42APL-I/RM550 ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của RN42APL-I/RM550 (MICROCHIP, WIRELM-SMD_MICROCHIP_RN42) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (36 chân) & Liên kết Biến thể Họ RN42 / RN42APL / RN42HIDMở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
2SPI_MOSIDigital_IOChân tín hiệu SPI_MOSI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI. Giao thức hỗ trợ: SPI.
3GPIO6Digital_IOChân tín hiệu GPIO6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO6. Giao thức hỗ trợ: General.
4GPIO7Digital_IOChân tín hiệu GPIO7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO7. Giao thức hỗ trợ: General.
5RESETDigital_IOChân Reset hệ thống mức tích cực thấp (RESET — Active-Low): Kéo xuống mức 0V sẽ khởi động lại toàn bộ lõi CPU và thanh ghi.
6SPI_CLKDigital_IOChân tín hiệu SPI_CLK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPIINTERFACE. Giao thức hỗ trợ: SPI.
7PCM_CLKDigital_IOChân tín hiệu PCM_CLK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PCM_CLK. Giao thức hỗ trợ: General.
8PCM_SYNCDigital_IOChân tín hiệu PCM_SYNC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PCM_SYNC. Giao thức hỗ trợ: General.
9PCM_INDigital_IOChân tín hiệu PCM_IN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PCM_IN. Giao thức hỗ trợ: General.
10PCM_OUTDigital_IOChân tín hiệu PCM_OUT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PCM_OUT. Giao thức hỗ trợ: General.
11VDDPower_InChân cấp nguồn dương (VDD) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
12GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
13UART_RXDigital_IOChân tín hiệu UART_RX (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): UART_RX. Giao thức hỗ trợ: UART.
14UART_TXDigital_IOChân tín hiệu UART_TX (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): UART_TX. Giao thức hỗ trợ: UART.
15UART_RTSDigital_IOChân tín hiệu UART_RTS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): UART_RTS. Giao thức hỗ trợ: UART.
16UART_CTSDigital_IOChân tín hiệu UART_CTS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): UART_CTS. Giao thức hỗ trợ: UART.
17USB D+_Digital_IOChân tín hiệu USB D+_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): USB D+_. Giao thức hỗ trợ: USB.
18USB D-_Digital_IOChân tín hiệu USB D-_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): USB D-_. Giao thức hỗ trợ: USB.
19GPIO2Digital_IOChân tín hiệu GPIO2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO2. Giao thức hỗ trợ: General.
20GPIO3Digital_IOChân tín hiệu GPIO3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO3. Giao thức hỗ trợ: General.
21GPIO5Digital_IOChân tín hiệu GPIO5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO5. Giao thức hỗ trợ: General.
22GPIO4Digital_IOChân tín hiệu GPIO4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO4. Giao thức hỗ trợ: General.
23SPI_CSBDigital_IOChân tín hiệu SPI_CSB (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPIINTERFACE. Giao thức hỗ trợ: SPI.
24SPI_MISODigital_IOChân tín hiệu SPI_MISO (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPIINTERFACE. Giao thức hỗ trợ: SPI.
28GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
29GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
30AIO0Digital_IOChân tín hiệu AIO0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): AIO0. Giao thức hỗ trợ: General.
31GPIO8Digital_IOChân tín hiệu GPIO8 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO8. Giao thức hỗ trợ: UART.
32GPIO9Digital_IOChân tín hiệu GPIO9 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO9. Giao thức hỗ trợ: General.
33GPIO10Digital_IOChân tín hiệu GPIO10 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO10. Giao thức hỗ trợ: General.
34GPIO11Digital_IOChân tín hiệu GPIO11 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO11. Giao thức hỗ trợ: General.
35AIO1Digital_IOChân tín hiệu AIO1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): AIO1. Giao thức hỗ trợ: General.
36EPGNDĐế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp.
37EPGNDĐế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp.
38EPGNDĐế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp.
39EPGNDĐế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF