ChipDocs.org
⌘K
2284 部品PDFアップロード
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

SST39VF801C-70-4I-MAQE-T

MICROCHIPID: C628443WFBGA-48(4x6) · 48 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6))A2VSSA3CE#A4A0A5A1A6A2B1DQ0B2OE#B3DQ8B4A5B5A3B6A4C1DQ1C2DQ9C3DQ10C4A18C5A7C6A6D1DQ2D2NCD5WP#D6A17E1DQ3E6NCF1VDDL5A14L4A15L3A16L2DQ7L1VSSK6A11K5A13K4A12K3DQ11K2DQ6K1DQ15J6A9J5A10J4A8J3DQ4J2DQ5J1DQ14H6RST#H5RY/BY#H2NCH1DQ13G6WE#G1DQ12F6NCGrid Pitch = 2.54mm (IEEE-315)-20.3-15.2-10.2-5.105.110.215.220.335.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
L5L4L3L2L1K6K5K4K3K2K1J6J5J4J3J2J1H6H5H2H1G6G1F6F1E6E1D6D5D2D1C6C5C4C3C2C1B6B5B4B3B2B1A6A5A4A3A2E=6.00mm · Pitch e=0.50mmD=4.00mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 6.00mm × 4.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A2VSSGNDグラウンド基準端子 (VSS)
A3CE#I/OマルチプレクスI/O・ペリフェラル端子 CE# (General)
A4A0I/OマルチプレクスI/O・ペリフェラル端子 A0 (General)
A5A1I/OマルチプレクスI/O・ペリフェラル端子 A1 (General)
A6A2I/OマルチプレクスI/O・ペリフェラル端子 A2 (General)
B1DQ0I/OマルチプレクスI/O・ペリフェラル端子 DQ0 (General)
B2OE#I/OマルチプレクスI/O・ペリフェラル端子 OE# (General)
B3DQ8I/OマルチプレクスI/O・ペリフェラル端子 DQ8 (General)
B4A5I/OマルチプレクスI/O・ペリフェラル端子 A5 (General)
B5A3I/OマルチプレクスI/O・ペリフェラル端子 A3 (General)
B6A4I/OマルチプレクスI/O・ペリフェラル端子 A4 (General)
C1DQ1I/OマルチプレクスI/O・ペリフェラル端子 DQ1 (General)
C2DQ9I/OマルチプレクスI/O・ペリフェラル端子 DQ9 (General)
C3DQ10I/OマルチプレクスI/O・ペリフェラル端子 DQ10 (General)
C4A18I/OマルチプレクスI/O・ペリフェラル端子 A18 (General)
C5A7I/OマルチプレクスI/O・ペリフェラル端子 A7 (General)
C6A6I/OマルチプレクスI/O・ペリフェラル端子 A6 (General)
D1DQ2I/OマルチプレクスI/O・ペリフェラル端子 DQ2 (General)
D2NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
D5WP#I/OマルチプレクスI/O・ペリフェラル端子 WP# (General)
D6A17I/OマルチプレクスI/O・ペリフェラル端子 A17 (General)
E1DQ3I/OマルチプレクスI/O・ペリフェラル端子 DQ3 (General)
E6NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
F1VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
F6NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
G1DQ12I/OマルチプレクスI/O・ペリフェラル端子 DQ12 (General)
G6WE#I/OマルチプレクスI/O・ペリフェラル端子 WE# (General)
H1DQ13I/OマルチプレクスI/O・ペリフェラル端子 DQ13 (General)
H2NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
H5RY/BY#I/OマルチプレクスI/O・ペリフェラル端子 RY/BY# (General)
H6RST#I/OマルチプレクスI/O・ペリフェラル端子 RST# (General)
J1DQ14I/OマルチプレクスI/O・ペリフェラル端子 DQ14 (General)
J2DQ5I/OマルチプレクスI/O・ペリフェラル端子 DQ5 (General)
J3DQ4I/OマルチプレクスI/O・ペリフェラル端子 DQ4 (General)
J4A8I/OマルチプレクスI/O・ペリフェラル端子 A8 (General)
J5A10I/OマルチプレクスI/O・ペリフェラル端子 A10 (General)
J6A9I/OマルチプレクスI/O・ペリフェラル端子 A9 (General)
K1DQ15I/OマルチプレクスI/O・ペリフェラル端子 DQ15 (General)
K2DQ6I/OマルチプレクスI/O・ペリフェラル端子 DQ6 (General)
K3DQ11I/OマルチプレクスI/O・ペリフェラル端子 DQ11 (General)
K4A12I/OマルチプレクスI/O・ペリフェラル端子 A12 (General)
K5A13I/OマルチプレクスI/O・ペリフェラル端子 A13 (General)
K6A11I/OマルチプレクスI/O・ペリフェラル端子 A11 (General)
L1VSSGNDグラウンド基準端子 (VSS)
L2DQ7I/OマルチプレクスI/O・ペリフェラル端子 DQ7 (General)
L3A16I/OマルチプレクスI/O・ペリフェラル端子 A16 (General)
L4A15I/OマルチプレクスI/O・ペリフェラル端子 A15 (General)
L5A14I/OマルチプレクスI/O・ペリフェラル端子 A14 (General)
PIN A2 VSS
GND
グラウンド基準端子 (VSS)
設計上の注意点: 0V electrical ground return terminal (VSS) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 11 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: SST39VF801C-70-4I-MAQE-T (MICROCHIP · WFBGA-48(4x6))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) - 4. パッケージ外形寸法図 (D×E×A)
WFBGA-48(4x6) · 6.00×4.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (11 点 · 1/1 ページ)
SST39LF801C / SST39LF802C / SST39VF801C シリーズの切り抜きなし原本図面 11 点中 1–11 点目を表示
P1 · p01_fig01469×310px
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — A Microchip Technology Company | 8 Mbit (x16) Multi-Purpose Flash Plus SST39VF801C / SST39VF802C / SST39LF801C / SST39LF802C
A Microchip Technology Company | 8 Mbit (x16) Multi-Purpose Flash Plus SST39VF801C / SST39VF802C / SST39LF801C / SST39LF802C
P2 · p02_fig01468×310px
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — Product Description
Product Description
P4 · p04_fig01468×310px
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — Pin Assignment
Pin Assignment
P4 · p04_fig022037×1261px
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — Figure 2: Pin Assignments for 48-Lead TSOP
Figure 2: Pin Assignments for 48-Lead TSOP
P5 · p05_fig01468×310px
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — 8 Mbit (x16) Multi-Purpose Flash Plus SST39VF801C / SST39VF802C / SST39LF801C / SST39LF802C | A Microchip Technology Company
8 Mbit (x16) Multi-Purpose Flash Plus SST39VF801C / SST39VF802C / SST39LF801C / SST39LF802C | A Microchip Technology Company
P5 · p05_fig022037×906px
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — Figure 4: Pin Assignments for 48-Ball WFBGA Table 1: Pin Description Symbol Pin Name Functions AMS1-A0
Figure 4: Pin Assignments for 48-Ball WFBGA Table 1: Pin Description Symbol Pin Name Functions AMS1-A0
P5 · p05_fig02P5
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — Datasheet Page 5 (p05_fig02)
Datasheet Page 5 (p05_fig02)
P35 · p35_fig01468×310px
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — Packaging Diagrams
Packaging Diagrams
P35 · p35_fig022037×1951px
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — Figure 27:48-lead Thin Small Outline Package (TSOP) 12mm x 20mm
Figure 27:48-lead Thin Small Outline Package (TSOP) 12mm x 20mm
P37 · p37_fig012037×1614px
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — Figure 29:48-ball Very, Very Thin-profile, Fine-pitch Ball Grid Array (WFBGA) 4mm x 6mm
Figure 29:48-ball Very, Very Thin-profile, Fine-pitch Ball Grid Array (WFBGA) 4mm x 6mm
P37 · p37_fig01P37
SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) — Datasheet Page 37 (p37_fig01)
Datasheet Page 37 (p37_fig01)

電気仕様 & 部品詳細スペック (SST39VF801C-70-4I-MAQE-T)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 6.00 × 1.35 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
5 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 6.00 × 1.35 mm (A1=0.30 mm)
パッケージ系列: BGA (WFBGA-48(4x6))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (WFBGA-48(4x6))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.00 × 6.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.35mm · e=0.50mm
パッド寸法 (W × L)Level B
0.26 × 0.26 mm
ピン数 / 総パッド数Topology
48P / 48Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
WFBGA-48(4x6)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6) パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン：A2 (VSS: グラウンド基準端子 (VSS)), A3 (CE#: マルチプレクスI/O・ペリフェラル端子 CE# (General)), A4 (A0: マルチプレクスI/O・ペリフェラル端子 A0 (General)), A5 (A1: マルチプレクスI/O・ペリフェラル端子 A1 (General)), A6 (A2: マルチプレクスI/O・ペリフェラル端子 A2 (General)), B1 (DQ0: マルチプレクスI/O・ペリフェラル端子 DQ0 (General))。

SST39VF801C-70-4I-MAQE-T の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SST39VF801C-70-4I-MAQE-T (WFBGA-48(4x6)) の本体外形は 6.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

SST39VF801C-70-4I-MAQE-T の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SST39VF801C-70-4I-MAQE-T (MICROCHIP, WFBGA-48(4x6)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (48 ピン) & SST39LF801C / SST39LF802C / SST39VF801C シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
A3CE#Digital_IO信号端子 CE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CE#。対応バス/インターフェース: General。
A4A0Digital_IO信号端子 A0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A0。対応バス/インターフェース: General。
A5A1Digital_IO信号端子 A1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A1。対応バス/インターフェース: General。
A6A2Digital_IO信号端子 A2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A2。対応バス/インターフェース: General。
B1DQ0Digital_IO信号端子 DQ0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ0。対応バス/インターフェース: General。
B2OE#Digital_IO信号端子 OE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OE#。対応バス/インターフェース: General。
B3DQ8Digital_IO信号端子 DQ8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ8。対応バス/インターフェース: General。
B4A5Digital_IO信号端子 A5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A5。対応バス/インターフェース: General。
B5A3Digital_IO信号端子 A3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A3。対応バス/インターフェース: General。
B6A4Digital_IO信号端子 A4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A4。対応バス/インターフェース: General。
C1DQ1Digital_IO信号端子 DQ1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ1。対応バス/インターフェース: General。
C2DQ9Digital_IO信号端子 DQ9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ9。対応バス/インターフェース: General。
C3DQ10Digital_IO信号端子 DQ10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ10。対応バス/インターフェース: General。
C4A18Digital_IO信号端子 A18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A18。対応バス/インターフェース: General。
C5A7Digital_IO信号端子 A7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A7。対応バス/インターフェース: General。
C6A6Digital_IO信号端子 A6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A6。対応バス/インターフェース: General。
D1DQ2Digital_IO信号端子 DQ2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ2。対応バス/インターフェース: General。
D2NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
D5WP#Digital_IO信号端子 WP#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: WP#。対応バス/インターフェース: General。
D6A17Digital_IO信号端子 A17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A17。対応バス/インターフェース: General。
E1DQ3Digital_IO信号端子 DQ3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ3。対応バス/インターフェース: General。
E6NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
F1VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
F6NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
G1DQ12Digital_IO信号端子 DQ12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ12。対応バス/インターフェース: General。
G6WE#Digital_IO信号端子 WE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: WE#。対応バス/インターフェース: General。
H1DQ13Digital_IO信号端子 DQ13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ13。対応バス/インターフェース: General。
H2NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
H5RY/BY#Digital_IO信号端子 RY/BY#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RY/BY#。対応バス/インターフェース: General。
H6RST#Digital_IO信号端子 RST#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RST#。対応バス/インターフェース: General。
J1DQ14Digital_IO信号端子 DQ14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ14。対応バス/インターフェース: General。
J2DQ5Digital_IO信号端子 DQ5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ5。対応バス/インターフェース: General。
J3DQ4Digital_IO信号端子 DQ4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ4。対応バス/インターフェース: General。
J4A8Digital_IO信号端子 A8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A8。対応バス/インターフェース: General。
J5A10Digital_IO信号端子 A10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A10。対応バス/インターフェース: General。
J6A9Digital_IO信号端子 A9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A9。対応バス/インターフェース: General。
K1DQ15Digital_IO信号端子 DQ15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ15。対応バス/インターフェース: General。
K2DQ6Digital_IO信号端子 DQ6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ6。対応バス/インターフェース: General。
K3DQ11Digital_IO信号端子 DQ11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ11。対応バス/インターフェース: General。
K4A12Digital_IO信号端子 A12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A12。対応バス/インターフェース: General。
K5A13Digital_IO信号端子 A13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A13。対応バス/インターフェース: General。
K6A11Digital_IO信号端子 A11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A11。対応バス/インターフェース: General。
L1VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
L2DQ7Digital_IO信号端子 DQ7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DQ7。対応バス/インターフェース: General。
L3A16Digital_IO信号端子 A16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A16。対応バス/インターフェース: General。
L4A15Digital_IO信号端子 A15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A15。対応バス/インターフェース: General。
L5A14Digital_IO信号端子 A14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A14。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード