Mechanische Abmessungen & Land Pattern (TSSOP-20)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
6.50 × 4.40 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.00mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.42 × 1.45 mm
Pins / Gesamt-PadsTopology
20P / 20Pad (DUAL_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung TSSOP-20 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH9121T (TSSOP-20)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH9121T (TSSOP-20)?
Das Bauteil CH9121T von WCH im TSSOP-20-Gehäuse besitzt 20 Pins mit einem Rastermaß (Pitch) von 0.65 mm. Wichtige Pins: 1 (TXP: Multiplex-I/O- & Peripherie-Pin TXP (General)), 2 (TXN: Multiplex-I/O- & Peripherie-Pin TXN (General)), 3 (VDDK: Versorgungsspannungseingang (VDDK — 3.3V / 5.0V Standard Logic)), 4 (XI: Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK)), 5 (XO O: Multiplex-I/O- & Peripherie-Pin XO O (RTC/CLK)), 6 (LINK/RESET I/O PU ,: Systemfreigabe & Hardware-Reset (LINK/RESET I/O PU ,)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH9121T?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH9121T (TSSOP-20) 4.40 × 6.50 mm bei einem Pitch e = 0.65 mm und 20 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH9121T heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH9121T (WCH, TSSOP-20) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (20 Pins) & CH9121 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | TXP | Digital_IO | Signalanschluss TXP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXP. Unterstützte Bus-Schnittstellen: General. |
| 2 | TXN | Digital_IO | Signalanschluss TXN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXN. Unterstützte Bus-Schnittstellen: General. |
| 3 | VDDK | Power_In | Positiver Versorgungseingang (VDDK) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 4 | XI | Digital_IO | Signalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 5 | XO O | Digital_IO | Signalanschluss XO O (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO O. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 6 | LINK/RESET I/O PU , | Digital_IO | Aktiv-niedriger Hardware-Reset-Anschluss (LINK/RESET I/O PU ,): Low-Pegel setzt Prozessorkern und Peripherie zurück. |
| 7 | ACT | Digital_IO | Signalanschluss ACT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ACT. Unterstützte Bus-Schnittstellen: General. |
| 8 | VCCIO | Power_In | Positiver Versorgungseingang (VCCIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 9 | TXD2 | Digital_IO | Signalanschluss TXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD2. Unterstützte Bus-Schnittstellen: UART. |
| 10 | RXD2 | Digital_IO | Signalanschluss RXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD2. Unterstützte Bus-Schnittstellen: UART. |
| 11 | CFG | Digital_IO | Signalanschluss CFG (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CFG. Unterstützte Bus-Schnittstellen: General. |
| 12 | TNOW2 | Digital_IO | Signalanschluss TNOW2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TNOW2. Unterstützte Bus-Schnittstellen: General. |
| 13 | RXD1 | Digital_IO | Signalanschluss RXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD1. Unterstützte Bus-Schnittstellen: UART. |
| 14 | TXD1 | Digital_IO | Signalanschluss TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD1. Unterstützte Bus-Schnittstellen: UART. |
| 15 | CTS | Digital_IO | Signalanschluss CTS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS. Unterstützte Bus-Schnittstellen: UART. |
| 16 | TNOW1/RTS | Digital_IO | Signalanschluss TNOW1/RTS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TNOW1/RTS. Unterstützte Bus-Schnittstellen: UART. |
| 17 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 18 | VCC33 | Power_In | Positiver Versorgungseingang (VCC33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 19 | RXP | Digital_IO | Signalanschluss RXP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXP. Unterstützte Bus-Schnittstellen: General. |
| 20 | RXN | Digital_IO | Signalanschluss RXN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXN. Unterstützte Bus-Schnittstellen: General. |