ChipDocs.org
⌘K
2284 部品PDFアップロード
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) — Symbol, Footprint IPC-7351B & 3D STEP Model

C42442024

SemiconductorQFN-32_L5.0-W5.0-P0.50-TL-EP3.6 · 33 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)1VDD2PC14-OSC32_I3PC15-OSC32_O4PF2-NRST5VDDA/VREF+6PA0-CK_IN7PA18PA29PA310PA411PA512PA613PA714PB015PB116VSS17VDD33EP32VSS31PF3-BOOT030PB729PB628PB527PB426PB325PA1524PA1423PA1322PA12[PA10]21PA11[PA9]20PA1019PA918PA8Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.227.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (33/33)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
2PC14-OSC32_INI/OマルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)
3PC15-OSC32_OUTI/OマルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)
4PF2-NRSTI/OマルチプレクスI/O・ペリフェラル端子 PF2-NRST (General)
5VDDA/VREF+Power電源供給入力 (VDDA/VREF+ — 3.3V / 5.0V Standard Logic)
6PA0-CK_INI/OマルチプレクスI/O・ペリフェラル端子 PA0-CK_IN (General)
7PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
8PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
9PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
10PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
11PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
12PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
13PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
14PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
15PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
16VSSGNDグラウンド基準端子 (VSS)
17VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
18PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
19PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
20PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
21PA11[PA9]I/OマルチプレクスI/O・ペリフェラル端子 PA11[PA9] (General)
22PA12[PA10]I/OマルチプレクスI/O・ペリフェラル端子 PA12[PA10] (General)
23PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
24PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
25PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
26PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
27PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
28PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
29PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
30PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
31PF3-BOOT0I/OマルチプレクスI/O・ペリフェラル端子 PF3-BOOT0 (General)
32VSSGNDグラウンド基準端子 (VSS)
33EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VDD
Power
電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDD) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C42442024 (Semiconductor · QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (33ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 4. パッケージ外形寸法図 (D×E×A)
QFN-32_L5.0-W5.0-P0.50-TL-EP3.6 · 5.00×5.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 5. 推奨PCBフットプリント
IPC-7351B パッド (33 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C42442024)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) は 32 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)
ピン数・リードピッチN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル33 ピン自動バス分類
OK
IPC-7351B フットプリント33 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.70×3.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
33P / 33Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-32_L5.0-W5.0-P0.50-TL-EP3.6
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) のピン配置 (Pinout) および電源電圧仕様は？

Semiconductor 製 C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6 パッケージ) は全 33 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), 2 (PC14-OSC32_IN: マルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)), 3 (PC15-OSC32_OUT: マルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)), 4 (PF2-NRST: マルチプレクスI/O・ペリフェラル端子 PF2-NRST (General)), 5 (VDDA/VREF+: 電源供給入力 (VDDA/VREF+ — 3.3V / 5.0V Standard Logic)), 6 (PA0-CK_IN: マルチプレクスI/O・ペリフェラル端子 PA0-CK_IN (General))。

C42442024 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.50 mm、合計 33 パッドで構成されています（中央放熱パッド EPAD 3.70 × 3.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

C42442024 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C42442024 (Semiconductor, QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (33 ピン) & STM32U031 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
2PC14-OSC32_INDigital_IO信号端子 PC14-OSC32_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC14-OSC32_IN。対応バス/インターフェース: RTC/CLK。
3PC15-OSC32_OUTDigital_IO信号端子 PC15-OSC32_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC15-OSC32_OUT。対応バス/インターフェース: RTC/CLK。
4PF2-NRSTDigital_IO信号端子 PF2-NRST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PF2-NRST。対応バス/インターフェース: General。
5VDDA/VREF+Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA/VREF+、最大定格: 5.5V) です。
6PA0-CK_INDigital_IO信号端子 PA0-CK_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0-CK_IN。対応バス/インターフェース: General。
7PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
8PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
9PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
10PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
11PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
12PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
13PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
14PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
15PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
16VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
17VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
18PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
19PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
20PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
21PA11[PA9]Digital_IO信号端子 PA11[PA9]（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11[PA9]。対応バス/インターフェース: General。
22PA12[PA10]Digital_IO信号端子 PA12[PA10]（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12[PA10]。対応バス/インターフェース: General。
23PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
24PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
25PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
26PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
27PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
28PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
29PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
30PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
31PF3-BOOT0Digital_IO信号端子 PF3-BOOT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PF3-BOOT0。対応バス/インターフェース: General。
32VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
33EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード