ChipDocs.org
⌘K
2284 部品PDFアップロード
CH132B (QFN-32(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH132B

WCHID: C41416597QFN-32(5x5) · 33 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH132B (QFN-32(5x5))1VDDIO2GND3VDD334NXT5STP6DIR7CLK8XO9D510D011D112D213D314D415D516D617D733GND32VDDIO31DIR30NC.29STP28NC.27RESET#26XI25XO24GND23NC.22VBUS21V520D+19D -18RESET#Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.227.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (33/33)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
2GNDGNDグラウンド基準端子 (GND)
3VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
4NXTI/OマルチプレクスI/O・ペリフェラル端子 NXT (General)
5STPI/OマルチプレクスI/O・ペリフェラル端子 STP (General)
6DIRI/OマルチプレクスI/O・ペリフェラル端子 DIR (General)
7CLKI/OマルチプレクスI/O・ペリフェラル端子 CLK (General)
8XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
9D5I/OマルチプレクスI/O・ペリフェラル端子 D5 (General)
10D0I/OマルチプレクスI/O・ペリフェラル端子 D0 (General)
11D1I/OマルチプレクスI/O・ペリフェラル端子 D1 (General)
12D2I/OマルチプレクスI/O・ペリフェラル端子 D2 (General)
13D3I/OマルチプレクスI/O・ペリフェラル端子 D3 (General)
14D4I/OマルチプレクスI/O・ペリフェラル端子 D4 (General)
15D5I/OマルチプレクスI/O・ペリフェラル端子 D5 (General)
16D6I/OマルチプレクスI/O・ペリフェラル端子 D6 (General)
17D7I/OマルチプレクスI/O・ペリフェラル端子 D7 (General)
18RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
19D -I/OマルチプレクスI/O・ペリフェラル端子 D - (General)
20D+I/OマルチプレクスI/O・ペリフェラル端子 D+ (USB)
21V5I/OマルチプレクスI/O・ペリフェラル端子 V5 (General)
22VBUSPower電源供給入力 (VBUS — 3.3V / 5.0V Standard Logic)
23NC.I/OマルチプレクスI/O・ペリフェラル端子 NC. (General)
24GNDGNDグラウンド基準端子 (GND)
25XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
26XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
27RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
28NC.I/OマルチプレクスI/O・ペリフェラル端子 NC. (General)
29STPI/OマルチプレクスI/O・ペリフェラル端子 STP (General)
30NC.I/OマルチプレクスI/O・ペリフェラル端子 NC. (General)
31DIRI/OマルチプレクスI/O・ペリフェラル端子 DIR (General)
32VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
33GNDGNDグラウンド基準端子 (GND)
PIN 1 VDDIO
Power
電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDDIO) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH132B (WCH · QFN-32(5x5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH132B (QFN-32(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH132B (QFN-32(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (33ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH132B (QFN-32(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH132B (QFN-32(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-32(5x5) · 5.00×5.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH132B (QFN-32(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (33 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH132B (QFN-32(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
CH132 シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P1 · p01_fig01309×165px
CH132B (QFN-32(5x5)) — 概述
概述
P1 · p01_fig021750×1156px
CH132B (QFN-32(5x5)) — - 12 Pin 的ULPI 接口，1.8V～3.3V IO 电平，60MHz 时钟
- 12 Pin 的ULPI 接口，1.8V～3.3V IO 电平，60MHz 时钟
P2 · p02_fig011538×2240px
CH132B (QFN-32(5x5)) — 图1-1 引脚分布
图1-1 引脚分布
P18 · p18_fig011402×1534px
CH132B (QFN-32(5x5)) — CH132 作为MCU 或FPGA 的USB PHY，需连接12 根信号线。RESET#引脚是可选连接，默认为悬空，
CH132 作为MCU 或FPGA 的USB PHY，需连接12 根信号线。RESET#引脚是可选连接，默认为悬空，
P18 · p18_fig01P18
CH132B (QFN-32(5x5)) — Datasheet Page 18 (p18_fig01)
Datasheet Page 18 (p18_fig01)

電気仕様 & 部品詳細スペック (CH132B)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH132B (QFN-32(5x5)) は 32 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
60MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-32(5x5))
ピン数・リードピッチN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル33 ピン自動バス分類
OK
IPC-7351B フットプリント33 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.50×3.50mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-32(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
33P / 33Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-32(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH132B (QFN-32(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH132B (QFN-32(5x5)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH132B (QFN-32(5x5) パッケージ) は全 33 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDDIO: 電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)), 2 (GND: グラウンド基準端子 (GND)), 3 (VDD33: 電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)), 4 (NXT: マルチプレクスI/O・ペリフェラル端子 NXT (General)), 5 (STP: マルチプレクスI/O・ペリフェラル端子 STP (General)), 6 (DIR: マルチプレクスI/O・ペリフェラル端子 DIR (General))。

CH132B の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH132B (QFN-32(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.50 mm、合計 33 パッドで構成されています（中央放熱パッド EPAD 3.50 × 3.50 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH132B の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH132B (WCH, QFN-32(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (33 ピン) & CH132 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
2GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
3VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
4NXTDigital_IO信号端子 NXT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NXT。対応バス/インターフェース: General。
5STPDigital_IO信号端子 STP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: STP。対応バス/インターフェース: General。
6DIRDigital_IO信号端子 DIR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIR。対応バス/インターフェース: General。
7CLKDigital_IO信号端子 CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK。対応バス/インターフェース: General。
8XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
9D5Digital_IO信号端子 D5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D5。対応バス/インターフェース: General。
10D0Digital_IO信号端子 D0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D0。対応バス/インターフェース: General。
11D1Digital_IO信号端子 D1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D1。対応バス/インターフェース: General。
12D2Digital_IO信号端子 D2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D2。対応バス/インターフェース: General。
13D3Digital_IO信号端子 D3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D3。対応バス/インターフェース: General。
14D4Digital_IO信号端子 D4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D4。対応バス/インターフェース: General。
15D5Digital_IO信号端子 D5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D5。対応バス/インターフェース: General。
16D6Digital_IO信号端子 D6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D6。対応バス/インターフェース: General。
17D7Digital_IO信号端子 D7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D7。対応バス/インターフェース: General。
18RESET#Digital_IOローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。
19D -Digital_IO信号端子 D -（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D -。対応バス/インターフェース: General。
20D+Digital_IO信号端子 D+（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D+。対応バス/インターフェース: USB。
21V5Digital_IO信号端子 V5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: V5。対応バス/インターフェース: General。
22VBUSPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBUS、最大定格: 5.5V) です。
23NC.Digital_IO信号端子 NC.（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC.。対応バス/インターフェース: General。
24GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
25XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
26XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
27RESET#Digital_IOローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。
28NC.Digital_IO信号端子 NC.（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC.。対応バス/インターフェース: General。
29STPDigital_IO信号端子 STP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: STP。対応バス/インターフェース: General。
30NC.Digital_IO信号端子 NC.（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC.。対応バス/インターフェース: General。
31DIRDigital_IO信号端子 DIR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIR。対応バス/インターフェース: General。
32VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
33GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
探索部品パッケージメーカーアップロード