ChipDocs.org
⌘K
2284 부품PDF 업로드
CH549L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH549L

WCHID: C361810LQFP-48(7x7) · 48 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · CH549L (LQFP-48(7x7))102P1.7/SCK/TXD3P5.7/RST4P3.0/RXD5P4.56P4.47P3.1/TXD8P3.2/INT09P3.3/INT110P3.4/T011P3.5/T112P3.6/CAP013P3.7/INT314P4.315P4.216P4.6/XI17XO18GND/VSS19P4.120P4.021P2.0/PWM522P2.1/PWM423P2.2/PWM3/IN24P2.3/PWM248IO4847P1.4/SCS/UCC46P1.3/AIN345P1.2/AIN244P1.1/T2EX/CA43P1.0/T2/CAP142V3341VDD40P0.0/AIN839P0.1/AIN938P0.2/RXD_/AI37P0.3/TXD_/AI36P0.4/RXD2/AI35P0.5/TXD2/AI34P0.6/RXD3/AI33P0.7/TXD3/AI32P5.0/DM31P5.1/DP30P5.4/ALE/CKO29P5.5/HVOD28P2.7/PWM7/TX27P2.6/PWM6/RX26P2.5/PWM0/T225P2.4/PWM1/T2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2D 풋프린트
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D CAD 모델
패키지 외형: 7.00mm × 7.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (48/48)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
10I/O다중화 I/O 및 주변장치 핀 0 (General)
2P1.7/SCK/TXD1_/AIN7I/O다중화 I/O 및 주변장치 핀 P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)
3P5.7/RSTI/O다중화 I/O 및 주변장치 핀 P5.7/RST (General)
4P3.0/RXDI/O다중화 I/O 및 주변장치 핀 P3.0/RXD (UART)
5P4.5I/O다중화 I/O 및 주변장치 핀 P4.5 (General)
6P4.4I/O다중화 I/O 및 주변장치 핀 P4.4 (General)
7P3.1/TXDI/O다중화 I/O 및 주변장치 핀 P3.1/TXD (UART)
8P3.2/INT0I/O다중화 I/O 및 주변장치 핀 P3.2/INT0 (General)
9P3.3/INT1I/O다중화 I/O 및 주변장치 핀 P3.3/INT1 (General)
10P3.4/T0I/O다중화 I/O 및 주변장치 핀 P3.4/T0 (General)
11P3.5/T1I/O다중화 I/O 및 주변장치 핀 P3.5/T1 (General)
12P3.6/CAP0I/O다중화 I/O 및 주변장치 핀 P3.6/CAP0 (General)
13P3.7/INT3I/O다중화 I/O 및 주변장치 핀 P3.7/INT3 (General)
14P4.3I/O다중화 I/O 및 주변장치 핀 P4.3 (General)
15P4.2I/O다중화 I/O 및 주변장치 핀 P4.2 (General)
16P4.6/XII/O다중화 I/O 및 주변장치 핀 P4.6/XI (RTC/CLK)
17XOI/O다중화 I/O 및 주변장치 핀 XO (RTC/CLK)
18GND/VSSGND접지 기준 핀 (GND/VSS)
19P4.1I/O다중화 I/O 및 주변장치 핀 P4.1 (General)
20P4.0I/O다중화 I/O 및 주변장치 핀 P4.0 (General)
21P2.0/PWM5I/O다중화 I/O 및 주변장치 핀 P2.0/PWM5 (PWM)
22P2.1/PWM4I/O다중화 I/O 및 주변장치 핀 P2.1/PWM4 (PWM)
23P2.2/PWM3/INT0I/O다중화 I/O 및 주변장치 핀 P2.2/PWM3/INT0 (PWM)
24P2.3/PWM2I/O다중화 I/O 및 주변장치 핀 P2.3/PWM2 (PWM)
25P2.4/PWM1/T2_/CAP1_I/O다중화 I/O 및 주변장치 핀 P2.4/PWM1/T2_/CAP1_ (PWM)
26P2.5/PWM0/T2EX_/CAP2I/O다중화 I/O 및 주변장치 핀 P2.5/PWM0/T2EX_/CAP2 (PWM)
27P2.6/PWM6/RXD1I/O다중화 I/O 및 주변장치 핀 P2.6/PWM6/RXD1 (UART, PWM)
28P2.7/PWM7/TXD1I/O다중화 I/O 및 주변장치 핀 P2.7/PWM7/TXD1 (UART, PWM)
29P5.5/HVODI/O다중화 I/O 및 주변장치 핀 P5.5/HVOD (General)
30P5.4/ALE/CKOI/O다중화 I/O 및 주변장치 핀 P5.4/ALE/CKO (General)
31P5.1/DPI/O다중화 I/O 및 주변장치 핀 P5.1/DP (General)
32P5.0/DMI/O다중화 I/O 및 주변장치 핀 P5.0/DM (General)
33P0.7/TXD3/AIN15I/O다중화 I/O 및 주변장치 핀 P0.7/TXD3/AIN15 (UART, ADC)
34P0.6/RXD3/AIN14I/O다중화 I/O 및 주변장치 핀 P0.6/RXD3/AIN14 (UART, ADC)
35P0.5/TXD2/AIN13I/O다중화 I/O 및 주변장치 핀 P0.5/TXD2/AIN13 (UART, ADC)
36P0.4/RXD2/AIN12I/O다중화 I/O 및 주변장치 핀 P0.4/RXD2/AIN12 (UART, ADC)
37P0.3/TXD_/AIN11I/O다중화 I/O 및 주변장치 핀 P0.3/TXD_/AIN11 (UART, ADC)
38P0.2/RXD_/AIN10I/O다중화 I/O 및 주변장치 핀 P0.2/RXD_/AIN10 (UART, ADC)
39P0.1/AIN9I/O다중화 I/O 및 주변장치 핀 P0.1/AIN9 (ADC)
40P0.0/AIN8I/O다중화 I/O 및 주변장치 핀 P0.0/AIN8 (ADC)
41VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
42V33Power전원 공급 입력 핀 (V33 — 3.3V / 5.0V Standard Logic)
43P1.0/T2/CAP1/AIN0I/O다중화 I/O 및 주변장치 핀 P1.0/T2/CAP1/AIN0 (ADC)
44P1.1/T2EX/CAP2/AIN1I/O다중화 I/O 및 주변장치 핀 P1.1/T2EX/CAP2/AIN1 (ADC)
45P1.2/AIN2I/O다중화 I/O 및 주변장치 핀 P1.2/AIN2 (ADC)
46P1.3/AIN3I/O다중화 I/O 및 주변장치 핀 P1.3/AIN3 (ADC)
47P1.4/SCS/UCC1/AIN4I/O다중화 I/O 및 주변장치 핀 P1.4/SCS/UCC1/AIN4 (ADC)
48IO48I/OGeneral Purpose Digital I/O Pin IO48
PIN 1 0
I/O
다중화 I/O 및 주변장치 핀 0 (General)
설계 권장 사항: 输出系统主频的4 分频时钟信号 ，即Fsys/4
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 9 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: CH549L (WCH · LQFP-48(7x7))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
CH549L (LQFP-48(7x7)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
CH549L (LQFP-48(7x7)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (48 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
CH549L (LQFP-48(7x7)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
CH549L (LQFP-48(7x7)) - 4. 패키지 외형 치수 (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
CH549L (LQFP-48(7x7)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (48 Pads)확대 ›
6. 응용 회로도SCHEMATIC
CH549L (LQFP-48(7x7)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (9개 도면 · 1/1 페이지)
CH549 제품군의 원본 도면 9개 중 1–9번째 표시 중
P66 · p66_fig01정확한 패키지 일치
CH549L (LQFP-48(7x7)) — 18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
P66 · p66_fig02정확한 패키지 일치
CH549L (LQFP-48(7x7)) — 18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
P1 · p01_fig011717×914px
CH549L (LQFP-48(7x7)) — CH549 60KB+3KB 2048 +256 1KB 全/低速 支持 3 组 3 路 8 路 4 组 1 组 16 路 16 通道 CH548 32KB+3KB 2 组
CH549 60KB+3KB 2048 +256 1KB 全/低速 支持 3 组 3 路 8 路 4 组 1 组 16 路 16 通道 CH548 32KB+3KB 2 组
P22 · p22_fig011757×1798px
CH549L (LQFP-48(7x7)) — CH549 手册 22 | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P4.6/XO 引脚作为 XI/XO 并启用振荡器，需在XI 和XO 之间外接石英晶 体或陶瓷振荡器；
CH549 手册 22 | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P4.6/XO 引脚作为 XI/XO 并启用振荡器，需在XI 和XO 之间外接石英晶 体或陶瓷振荡器；
P22 · p22_fig01P22
CH549L (LQFP-48(7x7)) — Datasheet Page 22 (p22_fig01)
Datasheet Page 22 (p22_fig01)
P27 · p27_fig011757×490px
CH549L (LQFP-48(7x7)) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
P28 · p28_fig011678×1028px
CH549L (LQFP-48(7x7)) — 图10.2.1 I/O 引脚等效原理图 bPn_MOD_OC[x]
图10.2.1 I/O 引脚等效原理图 bPn_MOD_OC[x]
P64 · p64_fig011757×2757px
CH549L (LQFP-48(7x7)) — CH549 手册 64 | ICMP5 电压比较器模块工作电流 100 500 uA | ITKEY5 触摸按键电容充电电流 35 50 70 uA | VIL5 低电平输入电压 0 1.2 V | VIH5 高电平输入电压 2.4 VDD V | VOL5 低电平输出电压(15mA 吸入电流) 0.4 V | VOH5 高电平输出电压(6mA 输出电流) VDD-0.4 V | VOH5U UDP/UDM 高电平输出电压(8mA 输出电流) V33-0.4 V | VHVO
CH549 手册 64 | ICMP5 电压比较器模块工作电流 100 500 uA | ITKEY5 触摸按键电容充电电流 35 50 70 uA | VIL5 低电平输入电压 0 1.2 V | VIH5 高电平输入电压 2.4 VDD V | VOL5 低电平输出电压(15mA 吸入电流) 0.4 V | VOH5 高电平输出电压(6mA 输出电流) VDD-0.4 V | VOH5U UDP/UDM 高电平输出电压(8mA 输出电流) V33-0.4 V | VHVO
P65 · p65_fig011757×1816px
CH549L (LQFP-48(7x7)) — CH549 手册 65 | Fosc VDD>=3V 时经校准后 | 的内部时钟频率 | TA=-15～65℃ 23.52 24 24.48 MHz | TA=-40～85℃ 23.38 24 24.72 MHz | Fosc3 VDD<3V 时经校准后的内部时钟频率 23.1 24 24.9 MHz | Fpll 内部倍频后的PLL 频率 24 96 96 MHz | Fusb4x 使用USB 主机功能时，USB 采样时钟频率 47.98 48 48.02 MHz | 使用
CH549 手册 65 | Fosc VDD>=3V 时经校准后 | 的内部时钟频率 | TA=-15～65℃ 23.52 24 24.48 MHz | TA=-40～85℃ 23.38 24 24.72 MHz | Fosc3 VDD<3V 时经校准后的内部时钟频率 23.1 24 24.9 MHz | Fpll 内部倍频后的PLL 频率 24 96 96 MHz | Fusb4x 使用USB 主机功能时，USB 采样时钟频率 47.98 48 48.02 MHz | 使用

전기적 사양 & 상세 부품 사양 (CH549L)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:CH549L (LQFP-48(7x7)) 부품은 48핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 7.00 × 7.00 × 1.60 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 USB, UART, SPI, ADC, PWM, RTC/CLK 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
40MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
패키지 패밀리: LQFP (LQFP-48(7x7))
핀 수 및 리드 피치N / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
USB, UART, SPI, ADC, PWM, RTC/CLK
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼48 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트48 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (LQFP-48(7x7))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
7.00 × 7.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.60mm · e=0.50mm
패드 크기 (W × L)Level B
0.30 × 1.25 mm
핀 수 / 총 패드 수Topology
48P / 48Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
LQFP-48(7x7)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — CH549L (LQFP-48(7x7))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

CH549L (LQFP-48(7x7))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

WCH에서 제조한 CH549L(LQFP-48(7x7) 패키지)은 핀 피치 0.50 mm의 48핀 소자입니다. 주요 핀 구성: 1 (0: 다중화 I/O 및 주변장치 핀 0 (General)), 2 (P1.7/SCK/TXD1_/AIN7: 다중화 I/O 및 주변장치 핀 P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)), 3 (P5.7/RST: 다중화 I/O 및 주변장치 핀 P5.7/RST (General)), 4 (P3.0/RXD: 다중화 I/O 및 주변장치 핀 P3.0/RXD (UART)), 5 (P4.5: 다중화 I/O 및 주변장치 핀 P4.5 (General)), 6 (P4.4: 다중화 I/O 및 주변장치 핀 P4.4 (General)).

CH549L의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH549L(LQFP-48(7x7)) 본체 크기는 7.00 × 7.00 mm, 피치 e = 0.50 mm이며 총 48개의 구리 패드로 구성됩니다.

CH549L용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH549L(WCH, LQFP-48(7x7))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (48 핀) 및 CH549 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
10Digital_IO신호 단자 0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): 0. 지원 버스 프로토콜: General.
2P1.7/SCK/TXD1_/AIN7Digital_IO신호 단자 P1.7/SCK/TXD1_/AIN7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPI. 지원 버스 프로토콜: UART, SPI, ADC.
3P5.7/RSTDigital_IO신호 단자 P5.7/RST (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5.7/RST. 지원 버스 프로토콜: General.
4P3.0/RXDDigital_IO신호 단자 P3.0/RXD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.0/RXD. 지원 버스 프로토콜: UART.
5P4.5Digital_IO신호 단자 P4.5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.5. 지원 버스 프로토콜: General.
6P4.4Digital_IO신호 단자 P4.4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.4. 지원 버스 프로토콜: General.
7P3.1/TXDDigital_IO신호 단자 P3.1/TXD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.1/TXD. 지원 버스 프로토콜: UART.
8P3.2/INT0Digital_IO신호 단자 P3.2/INT0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.2/INT0. 지원 버스 프로토콜: General.
9P3.3/INT1Digital_IO신호 단자 P3.3/INT1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.3/INT1. 지원 버스 프로토콜: General.
10P3.4/T0Digital_IO신호 단자 P3.4/T0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.4/T0. 지원 버스 프로토콜: General.
11P3.5/T1Digital_IO신호 단자 P3.5/T1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.5/T1. 지원 버스 프로토콜: General.
12P3.6/CAP0Digital_IO신호 단자 P3.6/CAP0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.6/CAP0. 지원 버스 프로토콜: General.
13P3.7/INT3Digital_IO신호 단자 P3.7/INT3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3.7/INT3. 지원 버스 프로토콜: General.
14P4.3Digital_IO신호 단자 P4.3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.3. 지원 버스 프로토콜: General.
15P4.2Digital_IO신호 단자 P4.2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.2. 지원 버스 프로토콜: General.
16P4.6/XIDigital_IO신호 단자 P4.6/XI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.6/XI. 지원 버스 프로토콜: RTC/CLK.
17XODigital_IO신호 단자 XO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XO. 지원 버스 프로토콜: RTC/CLK.
18GND/VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND/VSS)입니다.
19P4.1Digital_IO신호 단자 P4.1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.1. 지원 버스 프로토콜: General.
20P4.0Digital_IO신호 단자 P4.0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4.0. 지원 버스 프로토콜: General.
21P2.0/PWM5Digital_IO신호 단자 P2.0/PWM5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.0/PWM5. 지원 버스 프로토콜: PWM.
22P2.1/PWM4Digital_IO신호 단자 P2.1/PWM4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.1/PWM4. 지원 버스 프로토콜: PWM.
23P2.2/PWM3/INT0Digital_IO신호 단자 P2.2/PWM3/INT0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.2/PWM3/INT0. 지원 버스 프로토콜: PWM.
24P2.3/PWM2Digital_IO신호 단자 P2.3/PWM2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.3/PWM2. 지원 버스 프로토콜: PWM.
25P2.4/PWM1/T2_/CAP1_Digital_IO신호 단자 P2.4/PWM1/T2_/CAP1_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.4/PWM1/T2_/CAP1_. 지원 버스 프로토콜: PWM.
26P2.5/PWM0/T2EX_/CAP2Digital_IO신호 단자 P2.5/PWM0/T2EX_/CAP2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.5/PWM0/T2EX_/CAP2. 지원 버스 프로토콜: PWM.
27P2.6/PWM6/RXD1Digital_IO신호 단자 P2.6/PWM6/RXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.6/PWM6/RXD1. 지원 버스 프로토콜: UART, PWM.
28P2.7/PWM7/TXD1Digital_IO신호 단자 P2.7/PWM7/TXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2.7/PWM7/TXD1. 지원 버스 프로토콜: UART, PWM.
29P5.5/HVODDigital_IO신호 단자 P5.5/HVOD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5.5/HVOD. 지원 버스 프로토콜: General.
30P5.4/ALE/CKODigital_IO신호 단자 P5.4/ALE/CKO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5.4/ALE/CKO. 지원 버스 프로토콜: General.
31P5.1/DPDigital_IO신호 단자 P5.1/DP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5.1/DP. 지원 버스 프로토콜: General.
32P5.0/DMDigital_IO신호 단자 P5.0/DM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5.0/DM. 지원 버스 프로토콜: General.
33P0.7/TXD3/AIN15Digital_IO신호 단자 P0.7/TXD3/AIN15 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.7/TXD3/AIN15. 지원 버스 프로토콜: UART, ADC.
34P0.6/RXD3/AIN14Digital_IO신호 단자 P0.6/RXD3/AIN14 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.6/RXD3/AIN14. 지원 버스 프로토콜: UART, ADC.
35P0.5/TXD2/AIN13Digital_IO신호 단자 P0.5/TXD2/AIN13 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.5/TXD2/AIN13. 지원 버스 프로토콜: UART, ADC.
36P0.4/RXD2/AIN12Digital_IO신호 단자 P0.4/RXD2/AIN12 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.4/RXD2/AIN12. 지원 버스 프로토콜: UART, ADC.
37P0.3/TXD_/AIN11Digital_IO신호 단자 P0.3/TXD_/AIN11 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.3/TXD_/AIN11. 지원 버스 프로토콜: UART, ADC.
38P0.2/RXD_/AIN10Digital_IO신호 단자 P0.2/RXD_/AIN10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.2/RXD_/AIN10. 지원 버스 프로토콜: UART, ADC.
39P0.1/AIN9Analog신호 단자 P0.1/AIN9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.1/AIN9. 지원 버스 프로토콜: ADC.
40P0.0/AIN8Analog신호 단자 P0.0/AIN8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0.0/AIN8. 지원 버스 프로토콜: ADC.
41VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
42V33Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (V33, 최대 정격: 5.5V)입니다.
43P1.0/T2/CAP1/AIN0Analog신호 단자 P1.0/T2/CAP1/AIN0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.0/T2/CAP1/AIN0. 지원 버스 프로토콜: ADC.
44P1.1/T2EX/CAP2/AIN1Analog신호 단자 P1.1/T2EX/CAP2/AIN1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.1/T2EX/CAP2/AIN1. 지원 버스 프로토콜: ADC.
45P1.2/AIN2Analog신호 단자 P1.2/AIN2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.2/AIN2. 지원 버스 프로토콜: ADC.
46P1.3/AIN3Analog신호 단자 P1.3/AIN3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.3/AIN3. 지원 버스 프로토콜: ADC.
47P1.4/SCS/UCC1/AIN4Analog신호 단자 P1.4/SCS/UCC1/AIN4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1.4/SCS/UCC1/AIN4. 지원 버스 프로토콜: ADC.
48IO48Digital_IOGeneral Purpose Digital I/O Pin IO48
탐색부품패키지제조사업로드