CH32V203F6P6 (TSSOP-20) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32V203F6P6

WCHID: C3040880TSSOP-20 · 20 引脚 · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚,同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH32V203F6P6 (TSSOP-20)1VBAT2PC13 - TAMPE33V34PC15 - OSC325OSC IN(4)_6OSC OUT(4)_7PA1/ADC18PA2/ADC29PC110PC220PA419VDD_IO4_18VSS_417PA316PA215PA114PA0 WKUP -13VDDA12VSSA11PC3Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D封装焊盘
1234567891011121314151617181920E=4.40mm · Pitch e=0.65mmD=6.50mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D实体模型
封装外形: 4.40mm × 6.50mm · 间距 Pitch: 0.65mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (20/20)

点击或悬停任意引脚,同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1VBATPower正电源供电引脚 (VBAT — 3.3V / 5.0V Standard Logic)
2PC13 - TAMPER -I/O多功能复用 I/O 与外设引脚 PC13 - TAMPER - (RTC/CLK)
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4PC15 - OSC32 OUT(2)_I/O多功能复用 I/O 与外设引脚 PC15 - OSC32 OUT(2)_ (RTC/CLK)
5OSC IN(4)_I/O多功能复用 I/O 与外设引脚 OSC IN(4)_ (RTC/CLK)
6OSC OUT(4)_I/O多功能复用 I/O 与外设引脚 OSC OUT(4)_ (RTC/CLK)
7PA1/ADC1I/O多功能复用 I/O 与外设引脚 PA1/ADC1 (ADC)
8PA2/ADC2I/O多功能复用 I/O 与外设引脚 PA2/ADC2 (ADC)
9PC1I/O多功能复用 I/O 与外设引脚 PC1 (ADC)
10PC2I/O多功能复用 I/O 与外设引脚 PC2 (ADC)
11PC3I/O多功能复用 I/O 与外设引脚 PC3 (ADC)
12VSSAGND电源参考地引脚 (VSSA)
13VDDAPower正电源供电引脚 (VDDA — 3.3V / 5.0V Standard Logic)
14PA0 WKUP -I/O多功能复用 I/O 与外设引脚 PA0 WKUP - (UART, ADC)
15PA1I/O多功能复用 I/O 与外设引脚 PA1 (UART, ADC, PWM)
16PA2I/O多功能复用 I/O 与外设引脚 PA2 (UART, ADC, PWM)
17PA3I/O多功能复用 I/O 与外设引脚 PA3 (UART, ADC, PWM)
18VSS_4GND电源参考地引脚 (VSS_4)
19VDD_IO4_Power正电源供电引脚 (VDD_IO4_ — 3.3V / 5.0V Standard Logic)
20PA4I/O多功能复用 I/O 与外设引脚 PA4 (UART, SPI)
PIN 1 VBAT
Power
正电源供电引脚 (VBAT — 3.3V / 5.0V Standard Logic)
PCB布线建议: VBAT
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 12 提取细节图)

直接在页面内查阅原厂PDF文档,或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH32V203F6P6 (WCH · TSSOP-20)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH32V203F6P6 (TSSOP-20) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH32V203F6P6 (TSSOP-20) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (20 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH32V203F6P6 (TSSOP-20) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH32V203F6P6 (TSSOP-20) - 4. 封装机械外形图 (D×E×A)
TSSOP-20 · 4.40×6.50mm · 节距 0.65mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH32V203F6P6 (TSSOP-20) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (20 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH32V203F6P6 (TSSOP-20) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (12 张图纸 · 第 1/1 页)
显示第 1–12 张,共 12 张完整原图 (来自 CH32V203 系列)
P28 · p28_fig01精确匹配封装
CH32V203F6P6 (TSSOP-20) — CH32V203 Datasheet http://wch-ic.com
CH32V203 Datasheet http://wch-ic.com
P1 · p01_fig01246×131px
CH32V203F6P6 (TSSOP-20) — Overview
Overview
P21 · p21_fig011703×2016px
CH32V203F6P6 (TSSOP-20) — CH32V203 Datasheet http://wch-ic.com
CH32V203 Datasheet http://wch-ic.com
P21 · p21_fig01P21
CH32V203F6P6 (TSSOP-20) — Datasheet Page 21 (p21_fig01)
Datasheet Page 21 (p21_fig01)
P26 · p26_fig011894×2624px
CH32V203F6P6 (TSSOP-20) — V2.8 6
V2.8 6
P26 · p26_fig01P26
CH32V203F6P6 (TSSOP-20) — Datasheet Page 26 (p26_fig01)
Datasheet Page 26 (p26_fig01)
P55 · p55_fig011852×1111px
CH32V203F6P6 (TSSOP-20) — Table 4-28 Maximum RAIN when fADC = 14MHz | TS(cycle) tS (us) Maximum RAIN(kΩ) | 1.5 0.11 0.4 | 7.5 0.54 5.9 | 13.5 0.96 11.4 | 28.5 2.04 25.2 | 41.5 2.96 37.2 | 55.5 3.96 50 | 71.5 5.11 Invalid | 239.5 17.1 Invalid | Table 4-29 ADC error |
Table 4-28 Maximum RAIN when fADC = 14MHz | TS(cycle) tS (us) Maximum RAIN(kΩ) | 1.5 0.11 0.4 | 7.5 0.54 5.9 | 13.5 0.96 11.4 | 28.5 2.04 25.2 | 41.5 2.96 37.2 | 55.5 3.96 50 | 71.5 5.11 Invalid | 239.5 17.1 Invalid | Table 4-29 ADC error |
P55 · p55_fig01P55
CH32V203F6P6 (TSSOP-20) — Datasheet Page 55 (p55_fig01)
Datasheet Page 55 (p55_fig01)
P62 · p62_fig011247×1019px
CH32V203F6P6 (TSSOP-20) — Figure 5-6 LQFP48 package
Figure 5-6 LQFP48 package
P62 · p62_fig021269×921px
CH32V203F6P6 (TSSOP-20) — Figure 5-7 LQFP64M package
Figure 5-7 LQFP64M package
P63 · p63_fig011145×1437px
CH32V203F6P6 (TSSOP-20) — Figure 5-8 QSOP28 package
Figure 5-8 QSOP28 package
P64 · p64_fig011510×1555px
CH32V203F6P6 (TSSOP-20) — 7 = 48 Kbytes of Flash memory
7 = 48 Kbytes of Flash memory

电气参数与元器件规格详情 (CH32V203F6P6)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
嵌入式微控制器芯片 (MCU)
详细概述:CH32V203F6P6 (TSSOP-20) 是一款 20 引脚的嵌入式微控制器芯片 (MCU),机械封装尺寸为 6.50 × 4.40 × 1.00 mm(引脚间距 e = 0.65 mm)。工作电压范围 3.0V ~ 3.6V (Typ 3.3V),工作温度 -40°C ~ +85°C (Industrial Grade),内置 USB, UART, SPI, I2C, ADC, PWM, RTC/CLK 通信接口。
工作电源电压范围V_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范;最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
144MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
6.50 × 4.40 × 1.00 mm (A1=0.10 mm)
封装类型:TSSOP (TSSOP-20)
引脚总数与中心间距N / e
20 Pins | Pitch e = 0.65 mm (25.6 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
USB, UART, SPI, I2C, ADC, PWM, RTC/CLK
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号20 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘20 个焊盘 · 节距 0.65mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (TSSOP-20)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
6.50 × 4.40 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.00mm · e=0.65mm
焊盘尺寸 (W × L)Level B
0.42 × 1.45 mm
引脚数 / 总焊盘数Topology
20P / 20Pad (DUAL_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
TSSOP-20
按额定负载电流计算走线宽度,并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH32V203F6P6 (TSSOP-20)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH32V203F6P6 (TSSOP-20) 的引脚排列 (Pinout) 与供电电压参数是什么?

WCH 生产的 CH32V203F6P6 采用 TSSOP-20 封装,共 20 脚,引脚间距 0.65 mm。主要引脚包括:1 (VBAT: 正电源供电引脚 (VBAT — 3.3V / 5.0V Standard Logic)), 2 (PC13 - TAMPER -: 多功能复用 I/O 与外设引脚 PC13 - TAMPER - (RTC/CLK)), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (PC15 - OSC32 OUT(2)_: 多功能复用 I/O 与外设引脚 PC15 - OSC32 OUT(2)_ (RTC/CLK)), 5 (OSC IN(4)_: 多功能复用 I/O 与外设引脚 OSC IN(4)_ (RTC/CLK)), 6 (OSC OUT(4)_: 多功能复用 I/O 与外设引脚 OSC OUT(4)_ (RTC/CLK))。

CH32V203F6P6 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少?

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范,CH32V203F6P6 (TSSOP-20) 本体轮廓为 4.40 × 6.50 mm,引脚间距 e = 0.65 mm,共计 20 个铜箔焊盘。

哪里可以下载 CH32V203F6P6 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型?

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH32V203F6P6 (WCH, TSSOP-20) 完整 CAD 库,包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录:引脚分配表 (20 脚) 与 CH32V203 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1VBATPower_In主供电输入引脚 (VBAT),工作电压域:3.3V / 5.0V Standard Logic(最高耐压:5.5V)。
2PC13 - TAMPER -Digital_IO信号引脚 PC13 - TAMPER -(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC13 - TAMPER -。支持总线接口:RTC/CLK。
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4PC15 - OSC32 OUT(2)_Digital_IO信号引脚 PC15 - OSC32 OUT(2)_(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC15 - OSC32 OUT(2)_。支持总线接口:RTC/CLK。
5OSC IN(4)_Digital_IO信号引脚 OSC IN(4)_(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):OSC IN(4)_。支持总线接口:RTC/CLK。
6OSC OUT(4)_Digital_IO信号引脚 OSC OUT(4)_(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):OSC OUT(4)_。支持总线接口:RTC/CLK。
7PA1/ADC1Analog信号引脚 PA1/ADC1(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA1/ADC1。支持总线接口:ADC。
8PA2/ADC2Analog信号引脚 PA2/ADC2(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA2/ADC2。支持总线接口:ADC。
9PC1Digital_IO信号引脚 PC1(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC1。支持总线接口:ADC。
10PC2Digital_IO信号引脚 PC2(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC2。支持总线接口:ADC。
11PC3Digital_IO信号引脚 PC3(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC3。支持总线接口:ADC。
12VSSAGND0V 接地回路引脚 (VSSA),用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
13VDDAPower_In主供电输入引脚 (VDDA),工作电压域:3.3V / 5.0V Standard Logic(最高耐压:5.5V)。
14PA0 WKUP -Digital_IO信号引脚 PA0 WKUP -(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA0 WKUP -。支持总线接口:UART, ADC。
15PA1Digital_IO信号引脚 PA1(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA1。支持总线接口:UART, ADC, PWM。
16PA2Digital_IO信号引脚 PA2(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA2。支持总线接口:UART, ADC, PWM。
17PA3Digital_IO信号引脚 PA3(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA3。支持总线接口:UART, ADC, PWM。
18VSS_4GND0V 接地回路引脚 (VSS_4),用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
19VDD_IO4_Power_In主供电输入引脚 (VDD_IO4_),工作电压域:3.3V / 5.0V Standard Logic(最高耐压:5.5V)。
20PA4Digital_IO信号引脚 PA4(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):SPI1_NSS。支持总线接口:UART, SPI。