ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
CH554T (TSSOP-20) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH554T

WCHID: C2928938TSSOP-20 · 20 chân · Pitch 0.65mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · CH554T (TSSOP-20)1IO12IO233V34P1.6/MISO/RX5P1.7/SCK/TXD6RST/T2EX_/CA7P1.0/T2/CAP18IO09P3.1/PWM2_/T10P3.0/PWM1_/R20V3319VCC/VDD18GND/VSS17P1.2/XI/RXD_16P1.3/XO/TXD_15P3.7/UDM14P3.6/UDP13P3.5/T112P3.4/PWM2/RX11P3.3/INT1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.217.812.77.62.5-2.5-7.6-12.7-17.8mm
2. FOOTPRINT 2D
1234567891011121314151617181920E=4.40mm · Pitch e=0.65mmD=6.50mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. MÔ HÌNH 3D
Kích thước vỏ: 4.40mm × 6.50mm · Pitch: 0.65mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (20/20)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1IO1I/OChân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)
2IO2I/OChân Tín hiệu Đa năng IO2 (3.3V CMOS I/O)
33V3PowerNguồn cấp chính 3.3V VDD (3.0V ~ 3.6V)
4P1.6/MISO/RXD1/TIN4I/OChân Đa năng Vào/Ra & Ngoại vi P1.6/MISO/RXD1/TIN4 (UART, SPI)
5P1.7/SCK/TXD1/TIN5I/OChân Đa năng Vào/Ra & Ngoại vi P1.7/SCK/TXD1/TIN5 (UART, SPI)
6RST/T2EX_/CAP2_I/OChân Đa năng Vào/Ra & Ngoại vi RST/T2EX_/CAP2_ (General)
7P1.0/T2/CAP1/TIN0I/OChân Đa năng Vào/Ra & Ngoại vi P1.0/T2/CAP1/TIN0 (General)
8IO0I/OChân Boot Strapping GPIO0 / RTC_GPIO0 (Chọn chế độ SPI Boot / Download Boot)
9P3.1/PWM2_/TXDI/OChân Đa năng Vào/Ra & Ngoại vi P3.1/PWM2_/TXD (UART, PWM)
10P3.0/PWM1_/RXDI/OChân Đa năng Vào/Ra & Ngoại vi P3.0/PWM1_/RXD (UART, PWM)
11P3.3/INT1I/OChân Đa năng Vào/Ra & Ngoại vi P3.3/INT1 (General)
12P3.4/PWM2/RXD1_/T0I/OChân Đa năng Vào/Ra & Ngoại vi P3.4/PWM2/RXD1_/T0 (UART, PWM)
13P3.5/T1I/OChân Đa năng Vào/Ra & Ngoại vi P3.5/T1 (General)
14P3.6/UDPI/OChân Đa năng Vào/Ra & Ngoại vi P3.6/UDP (General)
15P3.7/UDMI/OChân Đa năng Vào/Ra & Ngoại vi P3.7/UDM (General)
16P1.3/XO/TXD_I/OChân Đa năng Vào/Ra & Ngoại vi P1.3/XO/TXD_ (UART, RTC/CLK)
17P1.2/XI/RXD_I/OChân Đa năng Vào/Ra & Ngoại vi P1.2/XI/RXD_ (UART, RTC/CLK)
18GND/VSSGNDChân Mass Tham chiếu (GND/VSS)
19VCC/VDDPowerChân cấp nguồn dương (VCC/VDD — 3.3V / 5.0V Standard Logic)
20V33PowerChân cấp nguồn dương (V33 — 3.3V / 5.0V Standard Logic)
PIN 1 IO1
I/O
Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)
Lưu ý thiết kế: Điện áp hoạt động 3.3V (tối đa 3.6V), dòng tải tối đa 40mA.
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 12 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: CH554T (WCH · TSSOP-20)
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
CH554T (TSSOP-20) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
CH554T (TSSOP-20) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (20 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
CH554T (TSSOP-20) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
CH554T (TSSOP-20) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
TSSOP-20 · 4.40×6.50mm · Pitch 0.65mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
CH554T (TSSOP-20) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (20 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
CH554T (TSSOP-20) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (12 hình · Trang 1/1)
Hiển thị hình 1–12 trên 12 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CH554
P1 · p01_fig011684×868px
CH554T (TSSOP-20) — CH554 内置了ADC 模数转换、触摸按键电容检测、3 组定时器和信号捕捉及PWM、双异步串口、 SPI 等功能模块，支持USB-Host 主机模式和USB-Device 设备模式。
CH554 内置了ADC 模数转换、触摸按键电容检测、3 组定时器和信号捕捉及PWM、双异步串口、 SPI 等功能模块，支持USB-Host 主机模式和USB-Device 设备模式。
P2 · p02_fig011865×1645px
CH554T (TSSOP-20) — 耗睡眠，支持USB、UART0、UART1、SPI0 以及部分GPIO 外部唤醒。 l 芯片内置唯一ID 号。
耗睡眠，支持USB、UART0、UART1、SPI0 以及部分GPIO 外部唤醒。 l 芯片内置唯一ID 号。
P2 · p02_fig01P2
CH554T (TSSOP-20) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P18 · p18_fig011757×2025px
CH554T (TSSOP-20) — CH554 手册 18 | CLOCK_CFG B9h 系统时钟配置寄存器 83h | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P1.2/P1.3 引脚作 为XI/XO
CH554 手册 18 | CLOCK_CFG B9h 系统时钟配置寄存器 83h | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P1.2/P1.3 引脚作 为XI/XO
P18 · p18_fig01P18
CH554T (TSSOP-20) — Datasheet Page 18 (p18_fig01)
Datasheet Page 18 (p18_fig01)
P22 · p22_fig011757×433px
CH554T (TSSOP-20) — 位 名称 访问 描述 复位值
位 名称 访问 描述 复位值
P23 · p23_fig011664×915px
CH554T (TSSOP-20) — 图10.2.1 I/O 引脚等效原理图
图10.2.1 I/O 引脚等效原理图
P37 · p37_fig011757×2277px
CH554T (TSSOP-20) — 模式0：bSn_MST_CLK = 0
模式0：bSn_MST_CLK = 0
P37 · p37_fig021496×347px
CH554T (TSSOP-20) — 模式0：bSn_MST_CLK = 0
模式0：bSn_MST_CLK = 0
P53 · p53_fig011757×2440px
CH554T (TSSOP-20) — 18、参数
18、参数
P54 · p54_fig011757×2224px
CH554T (TSSOP-20) — CH554 手册 54 | ISLP3L bLDO3V3_OFF=1 关闭LDO， | 完全睡眠后的总电源电流 0.004 0.015 mA | IADC3 ADC 模数转换模块工作电流 150 500 uA | ICMP3 电压比较器模块工作电流 70 300 uA | ITKEY3 触摸按键电容检测模块工作电流 130 200 uA | VIL3 低电平输入电压 -0.4 0.8 V | VIH3 高电平输入电压 1.9 VCC+0.4 V | VOL3 低电平输出电压(
CH554 手册 54 | ISLP3L bLDO3V3_OFF=1 关闭LDO， | 完全睡眠后的总电源电流 0.004 0.015 mA | IADC3 ADC 模数转换模块工作电流 150 500 uA | ICMP3 电压比较器模块工作电流 70 300 uA | ITKEY3 触摸按键电容检测模块工作电流 130 200 uA | VIL3 低电平输入电压 -0.4 0.8 V | VIH3 高电平输入电压 1.9 VCC+0.4 V | VOL3 低电平输出电压(
P54 · p54_fig01P54
CH554T (TSSOP-20) — Datasheet Page 54 (p54_fig01)
Datasheet Page 54 (p54_fig01)

Thông số Kỹ thuật & Chi tiết Linh kiện (CH554T)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:CH554T (TSSOP-20) là linh kiện điện tử & kết nối tiêu chuẩn 20 chân, kích thước bao hình cơ khí 6.50 × 4.40 × 1.00 mm (bước chân e = 0.65 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức USB, UART, SPI, ADC, PWM, RTC/CLK.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
6MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
6.50 × 4.40 × 1.00 mm (A1=0.10 mm)
Họ đóng gói: TSSOP (TSSOP-20)
Số lượng chân & Bước chânN / e
20 Pins | Pitch e = 0.65 mm (25.6 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
USB, UART, SPI, ADC, PWM, RTC/CLK
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol20 chân phân nhóm tự động
OK
IPC-7351B Land Pattern20 pads · Pitch 0.65mm
OK
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (TSSOP-20)

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
6.50 × 4.40 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=1.00mm · e=0.65mm
Kích thước Pad (W × L)Level B
0.42 × 1.45 mm
Số chân / Tổng số PadTopology
20P / 20Pad (DUAL_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
TSSOP-20
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — CH554T (TSSOP-20)

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của CH554T (TSSOP-20) như thế nào?

Linh kiện CH554T do WCH sản xuất đóng gói kiểu TSSOP-20 gồm 20 chân với bước chân (pitch) 0.65 mm. Các chân tiêu biểu gồm: 1 (IO1: Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)), 2 (IO2: Chân Tín hiệu Đa năng IO2 (3.3V CMOS I/O)), 3 (3V3: Nguồn cấp chính 3.3V VDD (3.0V ~ 3.6V)), 4 (P1.6/MISO/RXD1/TIN4: Chân Đa năng Vào/Ra & Ngoại vi P1.6/MISO/RXD1/TIN4 (UART, SPI)), 5 (P1.7/SCK/TXD1/TIN5: Chân Đa năng Vào/Ra & Ngoại vi P1.7/SCK/TXD1/TIN5 (UART, SPI)), 6 (RST/T2EX_/CAP2_: Chân Đa năng Vào/Ra & Ngoại vi RST/T2EX_/CAP2_ (General)).

Kích thước Footprint chuẩn IPC-7351B của CH554T là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CH554T (TSSOP-20) có kích thước danh định 4.40 × 6.50 mm, bước chân e = 0.65 mm, tổng số 20 pad đồng.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CH554T ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CH554T (WCH, TSSOP-20) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (20 chân) & Liên kết Biến thể Họ CH554Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1IO1Digital_IOChân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)
2IO2Digital_IOChân Tín hiệu Đa năng IO2 (3.3V CMOS I/O)
33V3Power_InNguồn cấp chính 3.3V VDD (3.0V ~ 3.6V)
4P1.6/MISO/RXD1/TIN4Digital_IOChân tín hiệu P1.6/MISO/RXD1/TIN4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P1.6/MISO/RXD1/TIN4. Giao thức hỗ trợ: UART, SPI.
5P1.7/SCK/TXD1/TIN5Digital_IOChân tín hiệu P1.7/SCK/TXD1/TIN5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P1.7/SCK/TXD1/TIN5. Giao thức hỗ trợ: UART, SPI.
6RST/T2EX_/CAP2_Digital_IOChân tín hiệu RST/T2EX_/CAP2_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RST/T2EX_/CAP2_. Giao thức hỗ trợ: General.
7P1.0/T2/CAP1/TIN0Digital_IOChân tín hiệu P1.0/T2/CAP1/TIN0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P1.0/T2/CAP1/TIN0. Giao thức hỗ trợ: General.
8IO0Digital_IOChân Boot Strapping GPIO0 / RTC_GPIO0 (Chọn chế độ SPI Boot / Download Boot)
9P3.1/PWM2_/TXDDigital_IOChân tín hiệu P3.1/PWM2_/TXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P3.1/PWM2_/TXD. Giao thức hỗ trợ: UART, PWM.
10P3.0/PWM1_/RXDDigital_IOChân tín hiệu P3.0/PWM1_/RXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P3.0/PWM1_/RXD. Giao thức hỗ trợ: UART, PWM.
11P3.3/INT1Digital_IOChân tín hiệu P3.3/INT1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P3.3/INT1. Giao thức hỗ trợ: General.
12P3.4/PWM2/RXD1_/T0Digital_IOChân tín hiệu P3.4/PWM2/RXD1_/T0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P3.4/PWM2/RXD1_/T0. Giao thức hỗ trợ: UART, PWM.
13P3.5/T1Digital_IOChân tín hiệu P3.5/T1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P3.5/T1. Giao thức hỗ trợ: General.
14P3.6/UDPDigital_IOChân tín hiệu P3.6/UDP (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P3.6/UDP. Giao thức hỗ trợ: General.
15P3.7/UDMDigital_IOChân tín hiệu P3.7/UDM (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P3.7/UDM. Giao thức hỗ trợ: General.
16P1.3/XO/TXD_Digital_IOChân tín hiệu P1.3/XO/TXD_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P1.3/XO/TXD_. Giao thức hỗ trợ: UART, RTC/CLK.
17P1.2/XI/RXD_Digital_IOChân tín hiệu P1.2/XI/RXD_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P1.2/XI/RXD_. Giao thức hỗ trợ: UART, RTC/CLK.
18GND/VSSGNDChân nối đất (GND/VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
19VCC/VDDPower_InChân cấp nguồn dương (VCC/VDD) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
20V33Power_InChân cấp nguồn dương (V33) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF